JPH0358544A - 半導体モジュールパッケージ - Google Patents

半導体モジュールパッケージ

Info

Publication number
JPH0358544A
JPH0358544A JP1194946A JP19494689A JPH0358544A JP H0358544 A JPH0358544 A JP H0358544A JP 1194946 A JP1194946 A JP 1194946A JP 19494689 A JP19494689 A JP 19494689A JP H0358544 A JPH0358544 A JP H0358544A
Authority
JP
Japan
Prior art keywords
signal
input signal
inputted
wiring
inverted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1194946A
Other languages
English (en)
Inventor
Shohei Okazaki
岡崎 祥平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1194946A priority Critical patent/JPH0358544A/ja
Publication of JPH0358544A publication Critical patent/JPH0358544A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体モジュールパッケージに関し、特に半導
体装置を搭載した回路基板がらなる半導体モジュールパ
ッケージに関する。
〔従来の技術〕
従来、この種の半導体モジュールパッケージは、回路基
板上の配線が第2図に示すように入力信号端子1より入
力された信号は単一信号線(導体配線2〉を通して半導
体装置6−1,−・・・に入力される構成となっていた
. 〔発明が解決しようとする課題〕 上述した従来の半導体モジュールパッケージは、回路基
板上の配線が単一の信号線で配線されている構成となっ
ているので、隣接する他の配線等からの雑音の影饗を受
けやすいという欠点がある。
〔課題を解決するための手段〕
本発明の半導体モジュールパッケージは、入力信号端子
に一端を接続された第一の導体配線と、前記入力信号端
子に入力端を接続されたインバータ回路と、前記インバ
ータ回路の出力端に一端を接続され前記第一の導体配線
と並行に配置された第二の導体配線と、前記第一の導体
配線及び第二の導体配線のそれぞれの他端間の信号を比
較増幅するコ〉′パレータ回路と、前記コンパレー夕回
路の出力端に接続された少なくとも一つの半導体′A1
γCとを含むIiil路71(板からなるというもので
ある。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施関を示すブロック図である。
この半導体モジ.L−ルパッケージは入力信号端子lか
ら入力された信号を第一の導体配線2を通してコンバレ
ー夕回路3に入力する。また入力信号端子1から入力さ
れた信号はインバータ回路4により反転させられ第二の
導体配線5を通してコンパレー夕回路3に人力する。コ
ンパレー夕回路では入力信号と人力信号の反転信号を比
較増幅し、半導体装置6−1,・・・へ入力する。
第一の導体配線と第二の導体配線は対をなして91行配
置さhている。従って他の信号配線などが八の外来首音
をほぼ同じように受けるが、コンパレータを通ずことに
よって雑音成分が相殺された信号が半導体装許へ供給さ
れる。
〔発明の効果〕
12λ1・,説明したように本発明は、外部からのf警
り゛とそれを反転させたf菖号を比’!咬増棉し、比較
増・h″1Sされた信号を−゛1!導体装置に人力する
ことにより、2本−セはの配線に誰?Tが加わった場汗
でら比12増臂4ずる.二と(、こよりタト東1イt音
を{11殺て″きるう力!北がある。
【図面の簡単な説明】
第1[Aは本発明のー¥施例を示ずブIコックレl、第
2図は従来例を示すブロック口てある。 1・・・入力信号端子、2・・・導体配線、3・・・コ
ンバレー夕回路、4・・・fンバータ四路、5・・・導
体配線、6−] ,6−2.6−3・・半導体W置。

Claims (1)

    【特許請求の範囲】
  1. 入力信号端子に一端を接続された第一の導体配線と、前
    記入力信号端子に入力端を接続されたインバータ回路と
    、前記インバータ回路の出力端に一端を接続され前記第
    一の導体配線と並行に配置された第二の導体配線と、前
    記第一の導体配線及び第二の導体配線のそれぞれの他端
    間の信号を比較増幅するコンパレータ回路と、前記コン
    パレータ回路の出力端に接続された少なくとも一つの半
    導体装置とを含む回路基板からなることを特徴とする半
    導体モジュールパッケージ。
JP1194946A 1989-07-26 1989-07-26 半導体モジュールパッケージ Pending JPH0358544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1194946A JPH0358544A (ja) 1989-07-26 1989-07-26 半導体モジュールパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1194946A JPH0358544A (ja) 1989-07-26 1989-07-26 半導体モジュールパッケージ

Publications (1)

Publication Number Publication Date
JPH0358544A true JPH0358544A (ja) 1991-03-13

Family

ID=16332961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1194946A Pending JPH0358544A (ja) 1989-07-26 1989-07-26 半導体モジュールパッケージ

Country Status (1)

Country Link
JP (1) JPH0358544A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399996A (en) * 1993-08-16 1995-03-21 At&T Global Information Solutions Company Circuit and method for minimizing electromagnetic emissions
US5519632A (en) * 1993-04-05 1996-05-21 International Business Machines Corporation Automatic DCS routing for multilayer packages to minimize coupled noise

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519632A (en) * 1993-04-05 1996-05-21 International Business Machines Corporation Automatic DCS routing for multilayer packages to minimize coupled noise
US5399996A (en) * 1993-08-16 1995-03-21 At&T Global Information Solutions Company Circuit and method for minimizing electromagnetic emissions

Similar Documents

Publication Publication Date Title
MY128471A (en) Insulated bond wire assembly for integrated circuits
JPS60229502A (ja) 電力分配回路
SE9903497D0 (sv) Power amplifying transistors
JPH0358544A (ja) 半導体モジュールパッケージ
KR970024540A (ko) 음향 표면파장치
JP2681427B2 (ja) 半導体装置
JPH0219002A (ja) マイクロ波増幅回路
JPH1065105A (ja) 半導体集積回路
JP2003517236A (ja) 低減された誘導結合を有する電子素子
JPS60160728A (ja) 並‐直列変換器
JPS6254950A (ja) 半導体集積回路
JPH0250623B2 (ja)
DE69734154D1 (de) Integrierter und schaltbarer leitungsabschluss
JPS623940Y2 (ja)
JPS63308410A (ja) 二端子網の光センサ
GB1501584A (en) Arrangement of soldered printed circuit board connections
JPH01289276A (ja) 半導体装置
JPH01221007A (ja) 分布定数線路増幅器
JPH08272502A (ja) インタフェース回路
JPH04369923A (ja) 信号切り替え装置
JPH04107790A (ja) マイクロコンピュータ
KR960030566A (ko) 수직파/수평파 신호 분리회로
JPS63137490A (ja) 信号処理回路装置
JPH02154501A (ja) マイクロ波集積回路
JPH10144868A (ja) 半導体集積回路に用いる容量の配線方法