JPH10144868A - 半導体集積回路に用いる容量の配線方法 - Google Patents
半導体集積回路に用いる容量の配線方法Info
- Publication number
- JPH10144868A JPH10144868A JP30261396A JP30261396A JPH10144868A JP H10144868 A JPH10144868 A JP H10144868A JP 30261396 A JP30261396 A JP 30261396A JP 30261396 A JP30261396 A JP 30261396A JP H10144868 A JPH10144868 A JP H10144868A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- wiring
- point
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000000034 method Methods 0.000 title claims description 6
- 230000000694 effects Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 伝達される信号は、配線抵抗の値が大きい場
合、容量の効果が減少するという問題がある。 【解決手段】 入力を独立に２カ所より配線することを
特徴とする。
合、容量の効果が減少するという問題がある。 【解決手段】 入力を独立に２カ所より配線することを
特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路に用
いる容量の配線方法に関する。
いる容量の配線方法に関する。
【０００２】
【従来の技術】従来の半導体装置における容量の使用目
的として、信号の遅延、増幅回路における発振防止、ノ
イズに対する緩和などがあり、それらの目的を達成する
ために計算された値で容量値を設計する。
的として、信号の遅延、増幅回路における発振防止、ノ
イズに対する緩和などがあり、それらの目的を達成する
ために計算された値で容量値を設計する。
【０００３】しかし、容量に配線される抵抗などによっ
て期待された設計値どうりの容量値の効果が得られず減
少する場合が発生する。
て期待された設計値どうりの容量値の効果が得られず減
少する場合が発生する。
【０００４】以下図面により、従来例における容量に配
線される抵抗による容量値の効果の減少の構造を説明す
る。
線される抵抗による容量値の効果の減少の構造を説明す
る。
【０００５】容量の配線方法は、図２に示すように、Ａ
点からＣ点に接続する配線の途中Ｂ点><に容量Ｃ１を接
続する場合、Ｂ点から１本の配線で容量に接続されてい
た。この場合、Ａ点からＢ点までの間の第一の配線抵抗
Ｒ１とＢ点から容量Ｃ１までの第二の配線抵抗Ｒ２があ
る場合、第一の配線抵抗Ｒ１の値より第二の配線抵抗Ｒ
２の値の方が大きければＡ点からの信号は容量Ｃ１に伝
達され難くなり、容量Ｃ１の設計値より減少された値に
なる。
点からＣ点に接続する配線の途中Ｂ点><に容量Ｃ１を接
続する場合、Ｂ点から１本の配線で容量に接続されてい
た。この場合、Ａ点からＢ点までの間の第一の配線抵抗
Ｒ１とＢ点から容量Ｃ１までの第二の配線抵抗Ｒ２があ
る場合、第一の配線抵抗Ｒ１の値より第二の配線抵抗Ｒ
２の値の方が大きければＡ点からの信号は容量Ｃ１に伝
達され難くなり、容量Ｃ１の設計値より減少された値に
なる。
【０００６】
【発明が解決しようとする課題】図２に示すようにＡ点
から容量Ｃ１に接続されるまでに第一の配線抵抗Ｒ１と
Ｂ点から容量Ｃ１までの第二の配線抵抗Ｒ２があり、第
一の配線抵抗Ｒ１の値より第二の配線抵抗Ｒ２の値が大
きい場合、Ａ点からＣ点に伝達される信号は容量Ｃ１の
効果は減少される。
から容量Ｃ１に接続されるまでに第一の配線抵抗Ｒ１と
Ｂ点から容量Ｃ１までの第二の配線抵抗Ｒ２があり、第
一の配線抵抗Ｒ１の値より第二の配線抵抗Ｒ２の値が大
きい場合、Ａ点からＣ点に伝達される信号は容量Ｃ１の
効果は減少される。
【０００７】そこで本発明の目的は、上記課題を解決
し、半導体集積回路における容量を配線するものであ
る。
し、半導体集積回路における容量を配線するものであ
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
本発明の容量の配線方法は、入力を独立に２カ所より配
線することを特徴とする。
本発明の容量の配線方法は、入力を独立に２カ所より配
線することを特徴とする。
【０００９】容量の一端に入力が接続された信号が、独
立する一端より出力されることにより、容量内部を信号
が通過するため容量の効果が減少することなく得られ
る。
立する一端より出力されることにより、容量内部を信号
が通過するため容量の効果が減少することなく得られ
る。
【００１０】
【発明の実施の形態】以下、本発明による実施例を図面
を基に説明する。図１は、本発明の容量の配線を示す図
である。
を基に説明する。図１は、本発明の容量の配線を示す図
である。
【００１１】図１に示すように、Ａ点から入力された信
号が第一の配線抵抗Ｒ１（１１）とＢ点から容量Ｃ１
（１）までの第二の配線抵抗Ｒ２（１２）を通過し、容
量Ｃ１の一端に入力として接続され、容量Ｃ１の内部を
通過した信号が独立したもう一端の入力からの信号がＣ
点に伝達される。本実施例に於いては容量が四角形なら
ば図３に示すように入力の辺の対面する辺からの２カ所
独立に接続する。
号が第一の配線抵抗Ｒ１（１１）とＢ点から容量Ｃ１
（１）までの第二の配線抵抗Ｒ２（１２）を通過し、容
量Ｃ１の一端に入力として接続され、容量Ｃ１の内部を
通過した信号が独立したもう一端の入力からの信号がＣ
点に伝達される。本実施例に於いては容量が四角形なら
ば図３に示すように入力の辺の対面する辺からの２カ所
独立に接続する。
【００１２】あるいは図４に示すように隣辺から独立に
入力を２カ所接続する。
入力を２カ所接続する。
【００１３】このようにＡ点から入力された信号が、容
量Ｃ１の内部を通過することにより、容量Ｃ１入力され
るまでに存在する第一の配線抵抗Ｒ１と、第二の配線抵
抗Ｒ２があっても、配線抵抗Ｒ１と配線抵抗Ｒ２の大き
さの比率によらず容量Ｃ１の効果を減少することなく、
信号がＣ点に伝達される。
量Ｃ１の内部を通過することにより、容量Ｃ１入力され
るまでに存在する第一の配線抵抗Ｒ１と、第二の配線抵
抗Ｒ２があっても、配線抵抗Ｒ１と配線抵抗Ｒ２の大き
さの比率によらず容量Ｃ１の効果を減少することなく、
信号がＣ点に伝達される。
【００１４】
【発明の効果】以上の説明で明らかなように、本発明に
おける容量の配線では、入力を独立に２カ所より配線す
ることにより容量に入力されるまでの配線抵抗の影響を
除去し、容量の効果を減少させることなく、信号を伝達
することができる。
おける容量の配線では、入力を独立に２カ所より配線す
ることにより容量に入力されるまでの配線抵抗の影響を
除去し、容量の効果を減少させることなく、信号を伝達
することができる。
【図１】本発明における容量の配線の構成を示す図であ
る。
る。
【図２】従来の容量における配線の構成を示す図であ
る。
る。
【図３】本発明における容量の配線の接続を示す図であ
る。
る。
【図４】本発明における容量の配線の接続を示す図であ
る。
る。
１ 容量 １１ 第一の配線抵抗 １２ 第二の配線抵抗
Claims (3)
- 【請求項１】 半導体集積回路における容量において、
入力を独立に２カ所より配線することを特徴とする半導
体集積回路に用いる容量の配線方法。 - 【請求項２】 半導体集積回路において容量を用いる場
合、容量が四角形ならば入力の辺に対面する辺あるいは
隣辺から独立に入力を２カ所接続することを特徴とする
半導体集積回路に用いる容量の配線方法。 - 【請求項３】 半導体集積回路において容量を用いる場
合、同一の辺から独立に入力を２カ所より配線すること
を特徴とする半導体集積回路に用いる容量の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30261396A JPH10144868A (ja) | 1996-11-14 | 1996-11-14 | 半導体集積回路に用いる容量の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30261396A JPH10144868A (ja) | 1996-11-14 | 1996-11-14 | 半導体集積回路に用いる容量の配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10144868A true JPH10144868A (ja) | 1998-05-29 |
Family
ID=17911097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30261396A Pending JPH10144868A (ja) | 1996-11-14 | 1996-11-14 | 半導体集積回路に用いる容量の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10144868A (ja) |
-
1996
- 1996-11-14 JP JP30261396A patent/JPH10144868A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005600A (ko) | 모듈카드 | |
| KR890010922A (ko) | Dc 테스트 기능을 갖춘 반도체 집적회로 | |
| JPH10144868A (ja) | 半導体集積回路に用いる容量の配線方法 | |
| KR890001379A (ko) | 비디오 신호 처리 방법 및 이를 위한 변환기 | |
| JP2645183B2 (ja) | 半導体集積回路装置 | |
| JPS60187130A (ja) | デイジタル論理ゲ−ト回路 | |
| JP2662156B2 (ja) | 集積回路のノイズ低減装置 | |
| JPH0543478Y2 (ja) | ||
| JPH0316420A (ja) | 雑音除去回路 | |
| JPS62208704A (ja) | 定電流回路 | |
| JPH0630379B2 (ja) | マスタスライス式半導体装置 | |
| JPS6072037U (ja) | シユミツト回路 | |
| KR960004389Y1 (ko) | Msx 컴퓨터와 롬팩(rom pack)의 음성합성 제어회로 | |
| JPS6373548A (ja) | 半導体集積回路 | |
| KR940017189A (ko) | 피포(fifo) 기능을 수행하는 레지스터 회로 | |
| JPH05304439A (ja) | 遅延回路 | |
| JPS63209321A (ja) | 大規模集積回路の内部回路切換装置 | |
| JPH0437059A (ja) | 半導体装置 | |
| JPH0334621A (ja) | プルアップ・プルダウン入力回路 | |
| JPH01261021A (ja) | 半導体集積回路装置 | |
| JPH0493062A (ja) | 集積回路 | |
| JPH05335882A (ja) | アクティブフィルタ | |
| JPH0369207A (ja) | 半導体装置 | |
| JPS60111599U (ja) | デコ−ダ回路 | |
| JPH01198820A (ja) | 遅延補償回路 |