JPH0359575B2 - - Google Patents
Info
- Publication number
- JPH0359575B2 JPH0359575B2 JP2090488A JP9048890A JPH0359575B2 JP H0359575 B2 JPH0359575 B2 JP H0359575B2 JP 2090488 A JP2090488 A JP 2090488A JP 9048890 A JP9048890 A JP 9048890A JP H0359575 B2 JPH0359575 B2 JP H0359575B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- organic lacquer
- gas mixture
- polycrystalline silicon
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
- H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明はCF4と酸素化合物とを含む気体混合物
中に形成されるプラズマの成分に有機ラツカー層
を接触させることによつて、基板上に局部的に存
在する有機ラツカー層をエツチングするようにな
した半導体装置の製造方法に関する。
中に形成されるプラズマの成分に有機ラツカー層
を接触させることによつて、基板上に局部的に存
在する有機ラツカー層をエツチングするようにな
した半導体装置の製造方法に関する。
このラツカー層は例えば通常のトンネル形反応
器中でプラズマの非帯電成分とのみならず例えば
通常のプレーナ形反応器中でプラズマの帯電及び
非帯電成分の混合物と接触できる。
器中でプラズマの非帯電成分とのみならず例えば
通常のプレーナ形反応器中でプラズマの帯電及び
非帯電成分の混合物と接触できる。
斯の種の方法は、例えば、基板上に導電トラツ
クを形成するため基板全体を金属又は多結晶珪素
の導電層で被覆しこの導電層の一部分を有機ラツ
カー層で覆い、然る後ラツカー層で覆われていな
い部分を除去するようになした半導体装置の製造
に特に好適である。最終的にはこの有機ラツカー
層の除去を前述した種類の方法によつて行なう。
この場合このラツカー層の下側に在る導電層を局
部的に腐蝕する惧れがある。実際にはこの腐蝕を
出来るだけ妨ぐようにするため、有機ラツカー及
び導電層をエツチングする速度の比すなわち“エ
ツチング選択性”は出来るだけ大きい方がよい。
クを形成するため基板全体を金属又は多結晶珪素
の導電層で被覆しこの導電層の一部分を有機ラツ
カー層で覆い、然る後ラツカー層で覆われていな
い部分を除去するようになした半導体装置の製造
に特に好適である。最終的にはこの有機ラツカー
層の除去を前述した種類の方法によつて行なう。
この場合このラツカー層の下側に在る導電層を局
部的に腐蝕する惧れがある。実際にはこの腐蝕を
出来るだけ妨ぐようにするため、有機ラツカー及
び導電層をエツチングする速度の比すなわち“エ
ツチング選択性”は出来るだけ大きい方がよい。
米国特許明細書第3867216号はハロゲン化合物
としてCF4を含みかつ酸素化合物としてO2を含む
気体混合物中に形成されるプラズマの成分と有機
ラツカー層とを接触させることによつてこの層の
エツチングを行なう前述したような方法を明らか
にしている。この方法ではこの有機ラツカーの除
去を多結晶珪素の導電層の除去に対するよりも約
100倍速く行なうことが出来る。
としてCF4を含みかつ酸素化合物としてO2を含む
気体混合物中に形成されるプラズマの成分と有機
ラツカー層とを接触させることによつてこの層の
エツチングを行なう前述したような方法を明らか
にしている。この方法ではこの有機ラツカーの除
去を多結晶珪素の導電層の除去に対するよりも約
100倍速く行なうことが出来る。
しかし既知の方法では有機ラツカー及び多結晶
珪素をエツチングして除去する速度比が制限を受
けるという欠点があり、そのため、実際には有機
ラツカー層の下側に位置する多結晶珪素の導電層
が腐食されてしまう。導電トラツクを導電層中に
形成する場合には、形成し得る最小パターンのデ
イテールがこの腐食のため制限されてしまう。
珪素をエツチングして除去する速度比が制限を受
けるという欠点があり、そのため、実際には有機
ラツカー層の下側に位置する多結晶珪素の導電層
が腐食されてしまう。導電トラツクを導電層中に
形成する場合には、形成し得る最小パターンのデ
イテールがこの腐食のため制限されてしまう。
本発明の目的は前述した従来方法の欠点を軽減
することにあり、この目的を達成するため本発明
の方法によれば、CF4と酸素化合物とを含む気体
混合物中に形成されるプラズマの非帯電成分に有
機ラツカー層を接触させることによつて、基板上
に局部的に存在する有機ラツカー層をエツチング
するようになした半導体装置の製造方法におい
て、前記プラズマが形成される前記気体混合物が
酸素化合物としてNOを55〜75容量％だけ含むよ
うにすることを特徴とする。
することにあり、この目的を達成するため本発明
の方法によれば、CF4と酸素化合物とを含む気体
混合物中に形成されるプラズマの非帯電成分に有
機ラツカー層を接触させることによつて、基板上
に局部的に存在する有機ラツカー層をエツチング
するようになした半導体装置の製造方法におい
て、前記プラズマが形成される前記気体混合物が
酸素化合物としてNOを55〜75容量％だけ含むよ
うにすることを特徴とする。
本発明によれば、混合気体中に形成されるプラ
ズマの帯電成分は有機ラツカーを多結晶珪素の導
電層よりも約500倍速く除去出来る。
ズマの帯電成分は有機ラツカーを多結晶珪素の導
電層よりも約500倍速く除去出来る。
図面につき本発明を説明する。
第１図〜第５図は基礎材料をＮ形珪素基板１の
形態で利用し、この基板を通常の方法で約1000n
ｍの厚さを有しかつフイールド酸化物と称せられ
るSiO2領域２によつて互いに絶縁されたフイー
ルド（第１図）に副分割するようになした電界効
果トランジスタの製造方法の順次の段階における
断面を示す。図面を明確にするため、図中唯一個
のフイールドを示してあるにすぎないが、実際に
はこの種のSi基板は多くの斯様なフイールドを含
んでいる。
形態で利用し、この基板を通常の方法で約1000n
ｍの厚さを有しかつフイールド酸化物と称せられ
るSiO2領域２によつて互いに絶縁されたフイー
ルド（第１図）に副分割するようになした電界効
果トランジスタの製造方法の順次の段階における
断面を示す。図面を明確にするため、図中唯一個
のフイールドを示してあるにすぎないが、実際に
はこの種のSi基板は多くの斯様なフイールドを含
んでいる。
フイールド酸化物２の形成後、基板１に厚さ約
10nｍのいわゆるゲート酸化物３の薄い層を備
え、その後にゲート電極として供する導電トラツ
クを形成するため、この組立体を金属又は多結晶
珪素の層４及び有機ラツカーの層５で被覆する。
このラツカー層５はまた電界効果トランジスタの
ゲートの位置を画成するために供する（第２図）。
10nｍのいわゆるゲート酸化物３の薄い層を備
え、その後にゲート電極として供する導電トラツ
クを形成するため、この組立体を金属又は多結晶
珪素の層４及び有機ラツカーの層５で被覆する。
このラツカー層５はまた電界効果トランジスタの
ゲートの位置を画成するために供する（第２図）。
続いて、このラツカー層５によつて被覆されて
いない多結晶珪素層４の一部分とその下側に位置
する例えばSiO2層のようなゲート酸化物の一部
分とを除去し、従つてSi基板１のこれらの部分中
に、Ｂ−イオンインプランテーシヨンによつて被
覆されていないＰ形Si領域６及び７を形成する。
これら両領域は後でトランジスタのソース及びド
レインとして作用する（第３図）。
いない多結晶珪素層４の一部分とその下側に位置
する例えばSiO2層のようなゲート酸化物の一部
分とを除去し、従つてSi基板１のこれらの部分中
に、Ｂ−イオンインプランテーシヨンによつて被
覆されていないＰ形Si領域６及び７を形成する。
これら両領域は後でトランジスタのソース及びド
レインとして作用する（第３図）。
ラツカー層５を除去した後、組立体に既知のよ
うにSiO2の絶縁層８を被覆し、この絶縁層中に
フオトラツカーのマスキング層９（第４図）によ
つて通常の方法で窓１０（第５図）を形成し、こ
れら窓をＰ形Si領域６及び７用の接点窓として用
いる。
うにSiO2の絶縁層８を被覆し、この絶縁層中に
フオトラツカーのマスキング層９（第４図）によ
つて通常の方法で窓１０（第５図）を形成し、こ
れら窓をＰ形Si領域６及び７用の接点窓として用
いる。
これらの窓１０の形成後、マスキング層９を通
常の方法で除去し、ソース及びドレイン電極とし
て供する導電トラツクを形成するためこの組立体
を金属又は多結晶珪素の導電層１１で再び完全に
被覆する。導電層の一部分を通常の如き有機ラツ
カー層１２によつて覆い（第５図）、然る後非被
覆部分を通常の方法で除去する。最終的には有機
ラツカー層を気体混合物中に形成されるプラズマ
の非帯電成分と接触させることによつてこの有機
ラツカー層を除去するが、この場合、この気体混
合物はハロゲン化合物であるCF4及び酸素化合物
を含む。本発明によれば、気体混合物は酸素化合
物としてNOを含み、その結果、有機ラツカーを
多結晶珪素よりも約500倍早くエツチング除去す
ることが出来る。
常の方法で除去し、ソース及びドレイン電極とし
て供する導電トラツクを形成するためこの組立体
を金属又は多結晶珪素の導電層１１で再び完全に
被覆する。導電層の一部分を通常の如き有機ラツ
カー層１２によつて覆い（第５図）、然る後非被
覆部分を通常の方法で除去する。最終的には有機
ラツカー層を気体混合物中に形成されるプラズマ
の非帯電成分と接触させることによつてこの有機
ラツカー層を除去するが、この場合、この気体混
合物はハロゲン化合物であるCF4及び酸素化合物
を含む。本発明によれば、気体混合物は酸素化合
物としてNOを含み、その結果、有機ラツカーを
多結晶珪素よりも約500倍早くエツチング除去す
ることが出来る。
後に説明する実施例の場合には、直径が約100
mmでMo又は多結晶珪素で被覆され、厚さが250
〜500nｍでしかもSiO2の基板上に設けられてい
るSi−デイスクをバレル型のプラズマエツチング
反応器中でエツチングした。この場合、エツチン
グをしない部分には1000〜1500nｍの厚さを有機
ラツカーを被覆した。基板温度を約125℃とし、
このようにして処理されたデイスクをバレル型の
反応器中で周波数13.56MHz、電力約150W及びガ
ス流量100〜300scc／minで発生されたエツチン
グプラズマと接触させた。
mmでMo又は多結晶珪素で被覆され、厚さが250
〜500nｍでしかもSiO2の基板上に設けられてい
るSi−デイスクをバレル型のプラズマエツチング
反応器中でエツチングした。この場合、エツチン
グをしない部分には1000〜1500nｍの厚さを有機
ラツカーを被覆した。基板温度を約125℃とし、
このようにして処理されたデイスクをバレル型の
反応器中で周波数13.56MHz、電力約150W及びガ
ス流量100〜300scc／minで発生されたエツチン
グプラズマと接触させた。
実施例
第６図は有機ラツカー（PR）及び多結晶珪素
（Si）が、全圧を60PaとしたCF4及びNOの気体
混合物及び比較のための全圧を60PaとしたCF4及
びO2の気体混合物中に形成されるプラズマの非
帯電成分で、エツチング中にエツチング除去され
るエツチング速度Ｒ（ｎｍ／min）をこれら気体
混合物にそれぞれ追加されるべきNO及びO2の容
量％で表わした分量の関数として示す曲線図であ
る。多結晶珪素のエツチング速度は実際の値の10
倍で示してある。
（Si）が、全圧を60PaとしたCF4及びNOの気体
混合物及び比較のための全圧を60PaとしたCF4及
びO2の気体混合物中に形成されるプラズマの非
帯電成分で、エツチング中にエツチング除去され
るエツチング速度Ｒ（ｎｍ／min）をこれら気体
混合物にそれぞれ追加されるべきNO及びO2の容
量％で表わした分量の関数として示す曲線図であ
る。多結晶珪素のエツチング速度は実際の値の10
倍で示してある。
この図から、有機ラツカー及び多結晶珪素のエ
ツチング速度の比すなわち“選択性”はCF4／O2
混合物（約70容量％のO2）に対しては100であ
り、CF4／NO混合物（約60容量％のNO）に対
しては最大で約500であることが判つた。これが
ためCF4／O2混合物によつて達成出来る選択性は
O2の代りにNOを加えることによつて著しく増大
する。
ツチング速度の比すなわち“選択性”はCF4／O2
混合物（約70容量％のO2）に対しては100であ
り、CF4／NO混合物（約60容量％のNO）に対
しては最大で約500であることが判つた。これが
ためCF4／O2混合物によつて達成出来る選択性は
O2の代りにNOを加えることによつて著しく増大
する。
第１図〜第５図は本発明による方法を使用して
製造される半導体装置の一部分を順次の製造工程
に対応させて示した略図的断面図及び第６図は
NO及びO2を可変量として夫々含むCF4／NO及
び比較用としてCF4／O2混合物中に形成されるプ
ラズマ成分によつてエツチング中に得られる多結
晶珪素及び有機ラツカーのエツチング速度を示す
曲線図である。 １……基板、２……フイールド酸化物、３……
ゲート酸化物（又はSiO2層）、４……（金属又は
多結晶珪素）層、５，１２……ラツカー層、６，
７……領域、８……絶縁層、９……マスキング
層、１０……窓、１１……導電層。
製造される半導体装置の一部分を順次の製造工程
に対応させて示した略図的断面図及び第６図は
NO及びO2を可変量として夫々含むCF4／NO及
び比較用としてCF4／O2混合物中に形成されるプ
ラズマ成分によつてエツチング中に得られる多結
晶珪素及び有機ラツカーのエツチング速度を示す
曲線図である。 １……基板、２……フイールド酸化物、３……
ゲート酸化物（又はSiO2層）、４……（金属又は
多結晶珪素）層、５，１２……ラツカー層、６，
７……領域、８……絶縁層、９……マスキング
層、１０……窓、１１……導電層。
Claims (1)
- １ CF4と酸素化合物とを含む気体混合物中に形
成されるプラズマの非帯電成分に有機ラツカー層
を接触させることによつて、基板上に局部的に存
在する有機ラツカー層をエツチングするようにな
した半導体装置の製造方法において、前記プラズ
マが形成される前記気体混合物が酸素化合物とし
てNOを55〜75容量％だけ含むようにすることを
特徴とする半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8004008A NL8004008A (nl) | 1980-07-11 | 1980-07-11 | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. |
| NL8004008 | 1980-07-11 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56105745A Division JPS5752136A (en) | 1980-07-11 | 1981-07-08 | Method of producing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02290021A JPH02290021A (ja) | 1990-11-29 |
| JPH0359575B2 true JPH0359575B2 (ja) | 1991-09-11 |
Family
ID=19835611
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56105745A Granted JPS5752136A (en) | 1980-07-11 | 1981-07-08 | Method of producing semiconductor device |
| JP2090488A Granted JPH02290021A (ja) | 1980-07-11 | 1990-04-06 | 半導体装置の製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56105745A Granted JPS5752136A (en) | 1980-07-11 | 1981-07-08 | Method of producing semiconductor device |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4374699A (ja) |
| JP (2) | JPS5752136A (ja) |
| CA (1) | CA1165902A (ja) |
| DE (1) | DE3125052A1 (ja) |
| FR (1) | FR2486716B1 (ja) |
| GB (1) | GB2081161B (ja) |
| IE (1) | IE52045B1 (ja) |
| NL (1) | NL8004008A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163826A (ja) * | 1983-03-08 | 1984-09-14 | Toshiba Corp | ドライエツチング方法 |
| US4501061A (en) * | 1983-05-31 | 1985-02-26 | Advanced Micro Devices, Inc. | Fluorine plasma oxidation of residual sulfur species |
| US4431477A (en) * | 1983-07-05 | 1984-02-14 | Matheson Gas Products, Inc. | Plasma etching with nitrous oxide and fluoro compound gas mixture |
| US4544416A (en) * | 1983-08-26 | 1985-10-01 | Texas Instruments Incorporated | Passivation of silicon oxide during photoresist burnoff |
| ES2048158T3 (es) * | 1986-06-26 | 1994-03-16 | American Telephone & Telegraph | Procedimiento para fabricar dispositivos de circuito integrado utilizando una estructura de resist multinivel. |
| US4836887A (en) * | 1987-11-23 | 1989-06-06 | International Business Machines Corporation | Chlorofluorocarbon additives for enhancing etch rates in fluorinated halocarbon/oxidant plasmas |
| US4845053A (en) * | 1988-01-25 | 1989-07-04 | John Zajac | Flame ashing process for stripping photoresist |
| US4936772A (en) * | 1988-01-25 | 1990-06-26 | John Zajac | Flame ashing process and apparatus for stripping photoresist |
| JP2813703B2 (ja) * | 1992-07-20 | 1998-10-22 | 株式会社クボタ | スパイラルベベルギアの製造装置 |
| US7299805B2 (en) | 2002-06-07 | 2007-11-27 | Marctec, Llc | Scaffold and method for implanting cells |
| US20050136666A1 (en) * | 2003-12-23 | 2005-06-23 | Tokyo Electron Limited | Method and apparatus for etching an organic layer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3867216A (en) * | 1972-05-12 | 1975-02-18 | Adir Jacob | Process and material for manufacturing semiconductor devices |
| JPS5289540A (en) * | 1976-01-21 | 1977-07-27 | Mitsubishi Electric Corp | Etching gaseous mixture |
| JPS5915174B2 (ja) * | 1976-07-26 | 1984-04-07 | 日本電信電話株式会社 | フオトマスクの製造方法 |
| JPS6019139B2 (ja) * | 1976-07-26 | 1985-05-14 | 三菱電機株式会社 | エツチング方法およびプラズマエツチング用混合物ガス |
| JPS53112065A (en) * | 1977-03-11 | 1978-09-30 | Toshiba Corp | Removing method of high molecular compound |
| US4260649A (en) * | 1979-05-07 | 1981-04-07 | The Perkin-Elmer Corporation | Laser induced dissociative chemical gas phase processing of workpieces |
| NL8004007A (nl) * | 1980-07-11 | 1982-02-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. |
-
1980
- 1980-07-11 NL NL8004008A patent/NL8004008A/nl not_active Application Discontinuation
-
1981
- 1981-06-26 DE DE19813125052 patent/DE3125052A1/de active Granted
- 1981-07-08 CA CA000381351A patent/CA1165902A/en not_active Expired
- 1981-07-08 IE IE1530/81A patent/IE52045B1/en not_active IP Right Cessation
- 1981-07-08 JP JP56105745A patent/JPS5752136A/ja active Granted
- 1981-07-08 GB GB8121035A patent/GB2081161B/en not_active Expired
- 1981-07-09 FR FR8113549A patent/FR2486716B1/fr not_active Expired
- 1981-07-09 US US06/281,759 patent/US4374699A/en not_active Expired - Fee Related
-
1990
- 1990-04-06 JP JP2090488A patent/JPH02290021A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| IE52045B1 (en) | 1987-05-27 |
| CA1165902A (en) | 1984-04-17 |
| FR2486716A1 (fr) | 1982-01-15 |
| IE811530L (en) | 1982-01-11 |
| DE3125052A1 (de) | 1982-03-18 |
| DE3125052C2 (ja) | 1990-06-07 |
| GB2081161B (en) | 1984-08-08 |
| GB2081161A (en) | 1982-02-17 |
| JPH0237091B2 (ja) | 1990-08-22 |
| JPS5752136A (en) | 1982-03-27 |
| NL8004008A (nl) | 1982-02-01 |
| JPH02290021A (ja) | 1990-11-29 |
| FR2486716B1 (fr) | 1986-01-24 |
| US4374699A (en) | 1983-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4374698A (en) | Method of manufacturing a semiconductor device | |
| US6555472B2 (en) | Method of producing a semiconductor device using feature trimming | |
| JPH0251232A (ja) | 半導体装置の製造方法 | |
| JPH0359575B2 (ja) | ||
| US5514621A (en) | Method of etching polysilicon using a thin oxide mask formed on the polysilicon while doping | |
| US4381967A (en) | Method of manufacturing a semiconductor device | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| EP0259490B1 (en) | A method of producing a semiconductor device | |
| CA1243133A (en) | Method of manufacturing a semiconductor device, in which a double layer-consisting of poly si and a silicide-present on a layer of silicon oxide is etched in a plasma | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| US20030148622A1 (en) | High selectivity and residue free process for metal on thin dielectric gate etch application | |
| US3592707A (en) | Precision masking using silicon nitride and silicon oxide | |
| KR100479969B1 (ko) | 반도체 플래시 메모리 소자 제조 방법 | |
| US20040031772A1 (en) | Preventing gate oxice thinning effect in a recess LOCOS process | |
| JPH0226025A (ja) | コンタクトホールの形成方法 | |
| JPS6146964B2 (ja) | ||
| JPH0629252A (ja) | 半導体装置の製造方法 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JPS62274724A (ja) | ドライエツチング処理方法 | |
| JPS62156874A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH10321597A (ja) | 半導体構造中にコンタクト孔を形成するための処理方法 | |
| JPS59119763A (ja) | 薄膜ｍｉｓトランジスタの形成方法 | |
| JPS595631A (ja) | メサ型半導体装置及びその製造方法 | |
| JPH04150023A (ja) | 半導体装置の製造方法 |