JPH02290021A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02290021A
JPH02290021A JP2090488A JP9048890A JPH02290021A JP H02290021 A JPH02290021 A JP H02290021A JP 2090488 A JP2090488 A JP 2090488A JP 9048890 A JP9048890 A JP 9048890A JP H02290021 A JPH02290021 A JP H02290021A
Authority
JP
Japan
Prior art keywords
layer
lacquer layer
gas mixture
plasma
organic lacquer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2090488A
Other languages
English (en)
Other versions
JPH0359575B2 (ja
Inventor
Jozef A M Sanders
ジョセフ・アルフォンス・マリエ・サンダース
Franciscus H M Sanders
フランシスカス・ハベルタス・マリエ・サンダース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH02290021A publication Critical patent/JPH02290021A/ja
Publication of JPH0359575B2 publication Critical patent/JPH0359575B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＣＰ．と酸素化合物とを含む気体混合物中に形
成されるプラズマの成分に有機ラッカー層を接触させる
ことによって、基板上に局部的に存在する有機ラッカー
層をエッチングするようになした半導体装置の製造方法
に関する。
このラッカー層は例えば通常のトンネル形反応器中でプ
ラズマの非帯電成分とのみならず例えば通常のプレーナ
形反応器中でプラズマの帯電及び非帯電成分の混合物と
接触できる。
斯の種の方法は、例えば、基板上に導電トラックを形成
するため基板全体を金属又は多結晶珪素の導電層で被覆
しこの導電層の一部分を有機ラッカー層で覆い、然る後
ラッカー層で覆われていない部分を除去するようになし
た半導体装置の製造に特に好適である。最終的にはこの
有機ラッカー層の除去を前述した種類の方法によって行
なう。
この場合このラッカー層の下側に在る導電層を局部的に
腐蝕する惧れがある。実際にはこの腐蝕を出来るだけ紡
ぐようにするため、有機ラッカー及？導電層をエッチン
グする速度の比すなわち゛エッチング選択性′゜は出来
るたけ大きい方かよい。
米国特許明細書第３８６７２１６号はハロゲン化合物と
してＣＦ４を含みかつ酸素化合物として０■を含む気体
混合物中に形成されるプラズマの成分と有機ラッカー層
とを接触させることによってこの層のエッチングを行な
う前述したような方法を明らかにしている。この方法で
はこの有機ラッカーの除去を多結晶珪素の導電層の除去
に対するよりも約１００倍速く行なうことか出来る。
しかし既知の方法では有機ラッカー及び多結晶珪素をエ
ッチングして除去する速度比か制限を受けるという欠点
かあり、そのため、実際には有機ラッカー層の下側に位
置する多結晶珪素の導電層が腐食されてしまう。導電ト
ラックを導電層中に形成する場合には、形成し得る最小
パターンのディテールがこの腐食のため制限されてしま
う。
本発明の目的は前述した従来方法の欠点を軽減すること
にあり、この目的を達成するため本発明の方法によれば
、ＣＦ４　と酸素化合物とを含む気体混合物中に形成さ
れるプラズマの非帯電成分に有機ラッカー層を接触させ
ることによって、基板上に局部的に存在する有機ラッカ
ー層をエッチングするようになした半導体装置の製造方
法において、前記プラズマが形成される前記気体混合物
が酸素化合物としてＮＯを５５〜７５容量％だけ含むよ
うにすることを特徴とする。
本発明によれば、混合気体中に形成されるプラズマの帯
電成分は有機ラッカーを多結晶珪素の導電層よりも約５
００倍速く除去出来る。
図面につき本発明を説明する。
第１図〜第５図は基礎材料をＮ形珪素基板１の形態て利
用し、この基板を通常の方法で約１０００ｎｍの厚さを
有しかつフィールド酸化物と称せられるＳＩ０２領域２
によって互いに絶縁されたフィールド（第１図）に副分
割するようになした電界効果トランジスタの製造方法の
順次の段階における断面を示す。図面を明確にするため
、図中唯一個のフィールドを示してあるにすぎないが、
実際にはこの種のＳｉ基板は多くの斯様なフィールドを
含んている。
フィールド酸化物２の形成後、基板１に厚さ約１０ｎｍ
のいわゆるゲー１・酸化物３の薄い層を備え、その後に
ゲート電極として供する導電Ｉ・ラックを形成するため
、この組立体を金属又は多結晶珪素の層４及び有機ラッ
カーの層５て被覆する。このラッカー層５はまた電界効
果トランジスタのゲートの位置を画成するために供する
（第２図）。
続いて、このラッカー層５によって被覆されていない多
結晶珪素層４の一部分とその下側に位置する例えば８１
０２層のようなゲート酸化物の一部分とを除去し、従っ
てＳｉ基板１のこれらの部分中に、Ｂ−イオンインプラ
ンテーションによって被覆されていないＰ形Ｓｉ領域６
及び７を形成する。これら両領域は後でトランジスタの
ソース及びドレインとして作用する（第３図）。
ラッカー層５を除去した後、組立体に既知のようにＳｉ
０２の絶縁層８を被覆し、この絶縁層中にフォトラッカ
ーのマスキング層９（第４図）によって通常の方法で窓
１０（第５図）を形成し、これら？をＰ形Ｓｉ領域６及
び７用の接点窓として用いる。
これらの窓１０の形成後、マスキング層９を通常の方法
で除去し、ソース及びドレイン電極として供する導電Ｉ
・ラックを形成するためこの組立体を金属又は多結晶珪
素の導電層１１で再び完全に被覆する。導電層の一部分
を通常の如き有機ラッカー層１２によって覆い（第５図
）、然る後非被覆部分を通常の方法で除去する。最終的
には有機ラッカー層を気体混合物中に形成されるプラズ
マの非帯電成分と接触させることによってこの有機ラッ
カー層を除去するが、この場合、この気体混合物はハロ
ゲン化合物であるＣＦ４及び酸素化合物を含む。
本発明によれば、気体混合物は酸素化合物としてＮＯを
含み、その結果、有機ラッカーを多結晶珪素よりも約５
００倍早くエッチング除去することが出来る。
後に説明する実施例の場合には、直径が約１００ｍｍで
Ｍｏ又は多結晶珪素で被覆され、厚さが２５０〜５００
ｎｍでしかもＳｉＯ■の基板上に設けられているＳｉデ
ィスクをバレル型のプラズマエッチング反応＝６ ？中でエッチングした。この場合、エッチングをしない
部分には１０００〜１５００ｎｍの厚さの有機ラッカー
を被覆した。基板温度を約１２５°Ｃとし、このように
して処理されたディスクをバレル型の反応器中で周波数
１３．５６　ＭＨｚ　，電力約１５０Ｗ及びガス流量１
００〜３００　ｓｅｃ／ｍｉｎで発生されたエッチング
プラズマと接触させた。
実施例Ｉ 第６図は有機ラッカー（ＰＲ）及び多結晶珪素（Ｓｉ）
が、全圧を６０ＰａとしたＣＦ４及びＮＯの気体混合物
及び比較のための全圧を６０ＰａとしたＣＦ４及び０■
の気体混合物中に形成されるプラズマの非帯電成分て、
エッチング中にエッチング除去されるエッチング速度Ｒ
　（ｎｍ／ｍｉｒｉ）をこれら気体混合物にそれぞれ追
加されるべきＮＯ及び０■の容量％で表わした分量の関
数として示す曲線図である。多結晶珪素のエッチング速
度は実際の値のＩＯ倍で示してある。
この図から、有機ラッカー及び多結晶珪素のエッチング
速度の比すなわち゛′選択性″はＣＦ４／Ｏ■混合物（
約７０容量％の０■）に対しては１００てあり、？Ｆ４
／ＮＯ混合物（約６０容量％のＮＯ）に対しては最大で
約５００であることが判った。これかためＣＦ４／０２
混合物によって達成出来る選択性は０■の代りにＮＯを
加えることによって著しく増大する。
【図面の簡単な説明】
第１図〜第５図は本発明による方法を使用して製造され
る半導体装置の一部分を順次の製造工程に対応させて示
した略図的断面図及び第６図はＮＯ及び０２を可変量と
して夫々含むＣＦ４／Ｎｏ及び比較用としてＣＦ４／０
■混合物中に形成されるプラズマ成分によってエッチン
グ中に得られる多結晶珪素及び有機ラッカーのエッチン
グ速度を示す曲線図である。 ■・・・基板　　　　　　　２・・・フィールド酸化物
３・・・ゲート酸化物（又はＳｉＯ■層）４・・・（金
属又は多結晶珪素）層 ５．１２・・・ラッカー層　　６，７・・・領域８・・
・絶縁層　　　　　　９・・・マスキング層ｌＯ・・・
窓　　　　　　　　１１・・・導電層−９＝ Ｌ ＬＬ 工 匡 Ｌ

Claims (1)

    【特許請求の範囲】
  1. １、ＣＦ＿４と酸素化合物とを含む気体混合物中に形成
    されるプラズマの非帯電成分に有機ラッカー層を接触さ
    せることによって、基板上に局部的に存在する有機ラッ
    カー層をエッチングするようになした半導体装置の製造
    方法において、前記プラズマが形成される前記気体混合
    物が酸素化合物としてＮＯを５５〜７５容量％だけ含む
    ようにすることを特徴とする半導体装置の製造方法。
JP2090488A 1980-07-11 1990-04-06 半導体装置の製造方法 Granted JPH02290021A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8004008A NL8004008A (nl) 1980-07-11 1980-07-11 Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
NL8004008 1980-07-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP56105745A Division JPS5752136A (en) 1980-07-11 1981-07-08 Method of producing semiconductor device

Publications (2)

Publication Number Publication Date
JPH02290021A true JPH02290021A (ja) 1990-11-29
JPH0359575B2 JPH0359575B2 (ja) 1991-09-11

Family

ID=19835611

Family Applications (2)

Application Number Title Priority Date Filing Date
JP56105745A Granted JPS5752136A (en) 1980-07-11 1981-07-08 Method of producing semiconductor device
JP2090488A Granted JPH02290021A (ja) 1980-07-11 1990-04-06 半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP56105745A Granted JPS5752136A (en) 1980-07-11 1981-07-08 Method of producing semiconductor device

Country Status (8)

Country Link
US (1) US4374699A (ja)
JP (2) JPS5752136A (ja)
CA (1) CA1165902A (ja)
DE (1) DE3125052A1 (ja)
FR (1) FR2486716B1 (ja)
GB (1) GB2081161B (ja)
IE (1) IE52045B1 (ja)
NL (1) NL8004008A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59163826A (ja) * 1983-03-08 1984-09-14 Toshiba Corp ドライエツチング方法
US4501061A (en) * 1983-05-31 1985-02-26 Advanced Micro Devices, Inc. Fluorine plasma oxidation of residual sulfur species
US4431477A (en) * 1983-07-05 1984-02-14 Matheson Gas Products, Inc. Plasma etching with nitrous oxide and fluoro compound gas mixture
US4544416A (en) * 1983-08-26 1985-10-01 Texas Instruments Incorporated Passivation of silicon oxide during photoresist burnoff
ES2048158T3 (es) * 1986-06-26 1994-03-16 American Telephone & Telegraph Procedimiento para fabricar dispositivos de circuito integrado utilizando una estructura de resist multinivel.
US4836887A (en) * 1987-11-23 1989-06-06 International Business Machines Corporation Chlorofluorocarbon additives for enhancing etch rates in fluorinated halocarbon/oxidant plasmas
US4845053A (en) * 1988-01-25 1989-07-04 John Zajac Flame ashing process for stripping photoresist
US4936772A (en) * 1988-01-25 1990-06-26 John Zajac Flame ashing process and apparatus for stripping photoresist
JP2813703B2 (ja) * 1992-07-20 1998-10-22 株式会社クボタ スパイラルベベルギアの製造装置
US7299805B2 (en) 2002-06-07 2007-11-27 Marctec, Llc Scaffold and method for implanting cells
US20050136666A1 (en) * 2003-12-23 2005-06-23 Tokyo Electron Limited Method and apparatus for etching an organic layer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3867216A (en) * 1972-05-12 1975-02-18 Adir Jacob Process and material for manufacturing semiconductor devices
JPS5289540A (en) * 1976-01-21 1977-07-27 Mitsubishi Electric Corp Etching gaseous mixture
JPS5915174B2 (ja) * 1976-07-26 1984-04-07 日本電信電話株式会社 フオトマスクの製造方法
JPS6019139B2 (ja) * 1976-07-26 1985-05-14 三菱電機株式会社 エツチング方法およびプラズマエツチング用混合物ガス
JPS53112065A (en) * 1977-03-11 1978-09-30 Toshiba Corp Removing method of high molecular compound
US4260649A (en) * 1979-05-07 1981-04-07 The Perkin-Elmer Corporation Laser induced dissociative chemical gas phase processing of workpieces
NL8004007A (nl) * 1980-07-11 1982-02-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting.

Also Published As

Publication number Publication date
IE52045B1 (en) 1987-05-27
CA1165902A (en) 1984-04-17
FR2486716A1 (fr) 1982-01-15
IE811530L (en) 1982-01-11
JPH0359575B2 (ja) 1991-09-11
DE3125052A1 (de) 1982-03-18
DE3125052C2 (ja) 1990-06-07
GB2081161B (en) 1984-08-08
GB2081161A (en) 1982-02-17
JPH0237091B2 (ja) 1990-08-22
JPS5752136A (en) 1982-03-27
NL8004008A (nl) 1982-02-01
FR2486716B1 (fr) 1986-01-24
US4374699A (en) 1983-02-22

Similar Documents

Publication Publication Date Title
JPH0345532B2 (ja)
JPS637458B2 (ja)
JPH02290021A (ja) 半導体装置の製造方法
JP2023504045A5 (ja)
JPH0359574B2 (ja)
US5567658A (en) Method for minimizing peeling at the surface of spin-on glasses
US4783238A (en) Planarized insulation isolation
JPS63117423A (ja) 二酸化シリコンのエツチング方法
JPH0797578B2 (ja) 半導体装置の表面を平坦化する方法
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
JPS58101428A (ja) シリコン窒化膜のエツチング方法
JP2902513B2 (ja) レジストパターン形成方法
JPS5585068A (en) Preparation of semiconductor device
JPH1140542A (ja) ポリシリコン層蝕刻用ガス混合物及びこれを用いたポリシリコン電極層の蝕刻方法
JPH07135247A (ja) 半導体装置の製造方法
JPS61216329A (ja) 半導体装置の製造方法
JPS62274724A (ja) ドライエツチング処理方法
JPS5559718A (en) Producing method of semiconductor unit
JPS6336575A (ja) 半導体装置の製造方法
JPH0346327A (ja) ドライエッチング方法
JPS595631A (ja) メサ型半導体装置及びその製造方法
JPS6193629A (ja) 半導体装置の製造方法
JPS61214430A (ja) 半導体装置の製法
JPH10321597A (ja) 半導体構造中にコンタクト孔を形成するための処理方法
JPH0319692B2 (ja)