JPH0359626B2 - - Google Patents
Info
- Publication number
- JPH0359626B2 JPH0359626B2 JP7757981A JP7757981A JPH0359626B2 JP H0359626 B2 JPH0359626 B2 JP H0359626B2 JP 7757981 A JP7757981 A JP 7757981A JP 7757981 A JP7757981 A JP 7757981A JP H0359626 B2 JPH0359626 B2 JP H0359626B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- latch circuit
- switching element
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/268—Signal distribution or switching
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン伝送装置に関し、特に大
規模信号切替装置を構成する映像信号切替器に関
する。
規模信号切替装置を構成する映像信号切替器に関
する。
従来、この種の切替器は、入力数が比較的少な
く切替素子数（クロスポイント数）に１対１で対
応した制御信号を供給していた。しかし現在は入
力素材の増加により、大入力の切替器が必要とさ
れてきており、これを実現するためには、特性
上、切替器を多段接続し、前の切替器の任意の切
替素子を制御すると共に、前段被制御切替素子の
出力が入力されている後段の切替素子を制御する
方法がとられる。この場合、従来前段用と後段用
の制御線及び論理回路を必要とするため高密度の
大規模切替装置を構成する場合、その制御線及び
論理回路が膨大にならざるを得ない欠点があつ
た。
く切替素子数（クロスポイント数）に１対１で対
応した制御信号を供給していた。しかし現在は入
力素材の増加により、大入力の切替器が必要とさ
れてきており、これを実現するためには、特性
上、切替器を多段接続し、前の切替器の任意の切
替素子を制御すると共に、前段被制御切替素子の
出力が入力されている後段の切替素子を制御する
方法がとられる。この場合、従来前段用と後段用
の制御線及び論理回路を必要とするため高密度の
大規模切替装置を構成する場合、その制御線及び
論理回路が膨大にならざるを得ない欠点があつ
た。
したがつて、本発明の目的は大規模切替装置を
構成する際に制御線及び論理回路が膨大になるこ
とのない映像信号切替器を提供することである。
構成する際に制御線及び論理回路が膨大になるこ
とのない映像信号切替器を提供することである。
本発明によれば、切替素子番号と切替器番号と
を含む制御信号をシリアル伝送で同一制御線を用
いて時分割で送ると共に、切替器番号とそれぞれ
の切替器にプリセツトされているアドレスデータ
を比較した結果によりラツチ回路を制御し同一の
デコーダから前段切替素子制御信号と後段切替素
子制御信号を得ることで制御線が少なく、制御論
理回路が比較簡易で大規模、高密度の切替装置の
構成が容易な映像信号切替器が得られる。
を含む制御信号をシリアル伝送で同一制御線を用
いて時分割で送ると共に、切替器番号とそれぞれ
の切替器にプリセツトされているアドレスデータ
を比較した結果によりラツチ回路を制御し同一の
デコーダから前段切替素子制御信号と後段切替素
子制御信号を得ることで制御線が少なく、制御論
理回路が比較簡易で大規模、高密度の切替装置の
構成が容易な映像信号切替器が得られる。
次に本発明の一実施例の図面を参照して本発明
を詳細に説明する。第１図は本発明の一実施例を
示す図であり、シリアル制御入力端子１３にはコ
ード化されたシリアル伝送の切替器番号と切替素
子番号がある一定の間隔をおいて入力される。こ
れをシリアル−パラレル変換回路５でパラレルデ
ータに変換したのち切替器番号のときはアドレス
データ端子４のアドレスデータとを比較回路６で
比較し、一致か不一致かの信号を第２のラツチ回
路７へ送り、タイミングパルス発生回路９でパラ
レルデータの一部よりデコードして切替器番号で
あるときは第２のラツチ回路７へタイミングパル
スを送り、前述の一致／不一致の信号がラツチさ
れる。次に切替素子番号がくると、前記タイミン
グパルス発生回路９からはゲート回路８へタイミ
ングパルスを送り、前述のラツチされている一
致／不一致信号によりゲート回路８を介して第１
のラツチ回路１０へ一致のときはラツチ信号が不
一致のときはリセツト信号が加えられる。これに
より一致のときは第１のラツチ回路１０にはパラ
レルに変換された切替素子番号がラツチされデコ
ーダ１１を介して前段の複数の切替素子２のいず
れか及び後段第２の切替素子３がONされる。ま
た不一致のときは第１のラツチ回路はリセツトさ
れ、複数の切替素子２はすべてOFFとなると同
時に第２の切替素子３もOFFとなる。
を詳細に説明する。第１図は本発明の一実施例を
示す図であり、シリアル制御入力端子１３にはコ
ード化されたシリアル伝送の切替器番号と切替素
子番号がある一定の間隔をおいて入力される。こ
れをシリアル−パラレル変換回路５でパラレルデ
ータに変換したのち切替器番号のときはアドレス
データ端子４のアドレスデータとを比較回路６で
比較し、一致か不一致かの信号を第２のラツチ回
路７へ送り、タイミングパルス発生回路９でパラ
レルデータの一部よりデコードして切替器番号で
あるときは第２のラツチ回路７へタイミングパル
スを送り、前述の一致／不一致の信号がラツチさ
れる。次に切替素子番号がくると、前記タイミン
グパルス発生回路９からはゲート回路８へタイミ
ングパルスを送り、前述のラツチされている一
致／不一致信号によりゲート回路８を介して第１
のラツチ回路１０へ一致のときはラツチ信号が不
一致のときはリセツト信号が加えられる。これに
より一致のときは第１のラツチ回路１０にはパラ
レルに変換された切替素子番号がラツチされデコ
ーダ１１を介して前段の複数の切替素子２のいず
れか及び後段第２の切替素子３がONされる。ま
た不一致のときは第１のラツチ回路はリセツトさ
れ、複数の切替素子２はすべてOFFとなると同
時に第２の切替素子３もOFFとなる。
第２図は本発明を応用して、大規模切替装置を
構成した例で複数の切替器S1〜Soで構成されるｎ
入力対１出力の切替器を示しており、これを複数
構成することによりｎ入力対複数出力のマトリツ
クスが構成される。尚Soutは総合出力端子であ
る。
構成した例で複数の切替器S1〜Soで構成されるｎ
入力対１出力の切替器を示しており、これを複数
構成することによりｎ入力対複数出力のマトリツ
クスが構成される。尚Soutは総合出力端子であ
る。
本発明において、第１のラツチ回路１０が比較
回路６からの不一致信号によりリセツトされるの
は、不一致の場合すなわちこの切替器が選択され
ていない場合、この切替器を出力線から切り離す
ためである。第２図に示すように複数の切替切S1
〜Soの出力線は総合出力端子Soutに共通に接続
されており、選択されていない切替器はラツチ回
路１０をリセツトすることにより切り離される。
回路６からの不一致信号によりリセツトされるの
は、不一致の場合すなわちこの切替器が選択され
ていない場合、この切替器を出力線から切り離す
ためである。第２図に示すように複数の切替切S1
〜Soの出力線は総合出力端子Soutに共通に接続
されており、選択されていない切替器はラツチ回
路１０をリセツトすることにより切り離される。
本発明によれば以上説明したように、切替素子
番号と切替器番号を時分割で受けると共に、切替
器番号の制御信号と、アドレスを比較してラツチ
回路を制御することにより制御線の少ない、比較
的簡単な制御回路の切替器が得られる。
番号と切替器番号を時分割で受けると共に、切替
器番号の制御信号と、アドレスを比較してラツチ
回路を制御することにより制御線の少ない、比較
的簡単な制御回路の切替器が得られる。
第１図は本発明の一実施例を示した回路図、第
２図は第１図に示した本発明の一実施例を応用し
て構成した大規模マトリツクスの例を示す回路図
である。 図において、１……複数の信号入力端子、２…
…複数の信号切替素子、３……第２の切替素子、
４……コード化されたアドレスデータ入力端子、
５……シリアル−パラレル変換回路、６……比較
回路、７……第２のラツチ回路、８……ゲート回
路、９……タイミングパルス発生回路、１０……
第１のラツチ回路、１１……デコーダ、１２……
信号出力端子、１３……シリアル制御入力端子。
２図は第１図に示した本発明の一実施例を応用し
て構成した大規模マトリツクスの例を示す回路図
である。 図において、１……複数の信号入力端子、２…
…複数の信号切替素子、３……第２の切替素子、
４……コード化されたアドレスデータ入力端子、
５……シリアル−パラレル変換回路、６……比較
回路、７……第２のラツチ回路、８……ゲート回
路、９……タイミングパルス発生回路、１０……
第１のラツチ回路、１１……デコーダ、１２……
信号出力端子、１３……シリアル制御入力端子。
Claims (1)
- １ 複数の信号切替素子を有し、且つ、前記切替
素子出力を入力とする第２の切替素子を有する切
替器に於いて、切替器の指定信号と切替素子の選
択信号とを含むシリアル伝送の制御信号をパラレ
ルデータに変換するシリアル−パラレル変換回路
と、前記パラレルデータをラツチする第１のラツ
チ回路と前記第１のラツチ回路の出力をデコード
し前記複数の信号切替素子を制御するデコーダ回
路と、前記シリアル−パラレル変換回路出力とあ
らかじめ定められたこの切替器を示すデータとを
比較し第２のラツチ回路へ一致、不一致の信号を
送る比較回路と、前記第２のラツチ回路でラツチ
された一致、不一致の信号をゲートし一致信号が
ある場合はラツチ信号をあるいは不一致信号があ
る場合にはリセツト信号を前記第１のラツチ回路
へ供給するゲート回路と、シリアル−パラレル変
換回路の出力の一部から前記第２のラツチ回路と
前記ゲート回路とへのタイミングパルスを発生す
るタイミングパルス発生回路とを具備することを
特徴とする映像信号切替器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7757981A JPS57193181A (en) | 1981-05-22 | 1981-05-22 | Video signal switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7757981A JPS57193181A (en) | 1981-05-22 | 1981-05-22 | Video signal switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57193181A JPS57193181A (en) | 1982-11-27 |
| JPH0359626B2 true JPH0359626B2 (ja) | 1991-09-11 |
Family
ID=13637893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7757981A Granted JPS57193181A (en) | 1981-05-22 | 1981-05-22 | Video signal switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57193181A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4684823A (en) * | 1984-01-16 | 1987-08-04 | The Grass Valley Group, Inc. | Monolithic switch with selective latch control |
| JPH078027B2 (ja) * | 1985-08-21 | 1995-01-30 | 日本電気株式会社 | 分配スイツチヤ |
-
1981
- 1981-05-22 JP JP7757981A patent/JPS57193181A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57193181A (en) | 1982-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE37619E1 (en) | Skewless differential switch and DAC employing the same | |
| JPH04329025A (ja) | Ｄ／ａコンバータ | |
| US4202042A (en) | Digital to analog interface for simultaneous analog outputs | |
| JPH0359626B2 (ja) | ||
| JPH0662336A (ja) | プログラマブルパルス幅変調信号発生器 | |
| US6480512B1 (en) | Method and device for converting bit rate of serial data | |
| JP3134449B2 (ja) | シリアル・パラレル変換回路 | |
| US4801813A (en) | Event distribution and combination system | |
| JPH01101026A (ja) | 多相ロック発生器及びこれに使用する位相セル | |
| JPH0616277B2 (ja) | 事象配分・結合装置 | |
| JPH0153549B2 (ja) | ||
| JPH0434615Y2 (ja) | ||
| RU2121753C1 (ru) | Аналого-цифровой преобразователь | |
| JP2689735B2 (ja) | シリアル信号切替制御回路 | |
| SU1117628A1 (ru) | Устройство дл ввода информации | |
| JPH04140940A (ja) | スイッチ回路 | |
| SU1075408A1 (ru) | Устройство преобразовани параллельного кода в последовательный | |
| SU1062702A1 (ru) | Микропрограммное управл ющее устройство | |
| KR900006570B1 (ko) | 브이 씨 알의 편집장치 | |
| SU1415447A2 (ru) | Устройство фазового пуска | |
| SU730133A1 (ru) | Устройство дл контрол синхронизаторов | |
| JPH03110617A (ja) | キーボード・インターフェース | |
| KR930006746B1 (ko) | 어드레서블 래치를 이용한 축차비교형 a/d변환장치 | |
| JPH0359627B2 (ja) | ||
| JP2957867B2 (ja) | アナログ回路の制御装置 |