JPH0359729A - 通信装置 - Google Patents

通信装置

Info

Publication number
JPH0359729A
JPH0359729A JP1195919A JP19591989A JPH0359729A JP H0359729 A JPH0359729 A JP H0359729A JP 1195919 A JP1195919 A JP 1195919A JP 19591989 A JP19591989 A JP 19591989A JP H0359729 A JPH0359729 A JP H0359729A
Authority
JP
Japan
Prior art keywords
processing
state storage
execution
synchronization state
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1195919A
Other languages
English (en)
Inventor
Motohiro Misawa
三沢 基宏
Hiroshi Nishikawa
宏 西川
Takashi Hamada
浜田 高志
Kazuo Sakushima
和生 佐久嶋
Yoshikazu Fukino
美和 吹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1195919A priority Critical patent/JPH0359729A/ja
Publication of JPH0359729A publication Critical patent/JPH0359729A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、それぞれ独立に動作する複数の動作単位に釦
いて、ある動作単位がそれとは別の動作単位と通信を行
う場合の通信装置に関する。
従来の技術 最近、並列処理の一つの実現形態として複数の処理ブロ
ックをある同層のレベルに見立て、その上に全体を統括
する管理ブロック(以降ホストと呼ぶ。)を置くものが
ある。例えばアイ・イー・イアイキャスプ 1986年
 東京(IEEEICASSP  1986.TOKY
O)のpp793−796に記載されている「アーチテ
クチャ−オブア リアルタイムビデオ シグナル プロ
セッサ(ARCHITECTURE  OF  A  
REAL −TIME  VIDEO5IGNAL  
PROCFJSSOR)Jが知られている。このような
構成を取る場合、ホストの下の処理ブロックはできるだ
けホストや他の処理ブロックと独立に処理を進めること
ができた方が全体として処理能力が上がる。
発明が解決しようとする課題 しかし、実際は完全に独立した処理が進行できる例は希
であり、何らかの形で同期をとったり情報を交換したり
する必要が生ずる。
例えば、第4図で示すようにホストは処理ブロックの情
報のリード(第4図のb)と同期用の資源のリセット(
第4図のC)という2つの作業をする必要があるという
課題があった0また、この種の通信はホストが処理ブロ
ックの情報をリードする筐で処理ブロックは待機状態に
なってし1い処理が停止された状態になる。そのため−
刻も速く処理ブロックの待機状態を解くことが1筐れる
さらに、この種の通信の回数が増えてくると待機状態の
時間をどれだけ短くできるかが処理全体の高速化に対す
る一つの鍵となる。
本発明は上記課題・要望に鑑みて、高速に処理部の待機
状態を解き再起動を行なうようにするものである。
課題を解決するための手段 本発明は同期用状態記憶手段と、前記同期用状態記憶手
段に通信要求をセットしその内容を監視する実行制御手
段と、前記実行制御手段により実行の制御を受ける処理
実行手段と、前記同期用状態記録手段を監視し前記処理
実行手段の内部データをリードするとともに前記リード
を行なう信号によって前記同期用状態記憶手段の通信要
求をリセットするシステム管理手段とを設けたものであ
る0 作    用 以上、本発明の通信装置の構成によれば、通常のリード
とリセットを別々に行なった場合は最低2命令必要であ
るが、本発明を用いれば1命令で済む。したがって、こ
の種の通信に関する限り現行方式の半分の時間で処理す
ることができる。
実施例 第1図は本発明の一実施例にかける通信装置のブロック
結線図である。第1図にかいて、101はセラ)IJp
ットの同期用状態記憶部、102は同期用状態記憶部1
01に通信要求をセットしその内容を監視する実行制御
部、103は実行制御部102により実行の制御を受け
る処理実行部、104は同期用状態記憶部101を監視
し通信要求をリセットし処理実行部103の内部データ
をリードするホスト部である。
上記の構成において以下、その動作を説明する。
な訃説明の簡単のため、同期用状態記憶部101と実行
制御部102と処理実行部103で構成される部分をホ
スト部104に対する処理部とする。
1ず、処理部の動作について第2図のフローチャートに
基づいて説明する。処理部が自らの内部状態をホスト部
104に知らせる必要が生じた場合(第2図のa)、実
行制御部102は処理実行部103の実行を停止する(
第2図のb)。次に実行制御部102は同期用状態記憶
部101をセントする(第2図のC)。次に実行制御部
102は同期用状態記憶部101がリセットされる!で
監視する(第2図のd)。実行制御部102は同期用状
態記憶部101がリセットされたのを認識したら、処理
実行部103の実行を再開する(第2図のe)。
次にホスト部104の動作について第3図のフローチャ
ートに基づいて説明する。ホスト部104は同期用状態
記憶部101がセットされるのを監視する(第3図のa
)。ホスト部104は同期用状態記憶部101がセット
されたのを認識したら、処理実行部103の内部状態を
リードしに行く(第3図のb)。ここで第1図で示す各
ブロックの接続関係でも明かな通り、ホスト部104か
ら処理実行部103に対するリード信号線は同期用状態
記憶部101のリセット端子に接続されている。したが
ってホスト部104のリード動作と同時にリセット−g
れる。なお1本実施例では説明の簡単のためリードに釦
けるデータ保持時間、伝搬遅延は無視できるものとする
以上本実施例によれば、ホスト部104のリード信号を
同期用状態記憶部101のリセット端子に接続すること
により、リードと同時にリセットすることができ、処理
部の再起動を即座に行なうことができる。なお状態記憶
部101の論理について、本実施例では処理部からの通
信要求状態をセット、ホストからの処理部実行再開許可
状態をリセットとしたが、この逆であっても完全に動作
することは明かである。
発明の詳細 な説明してきたように本発明の通信装置を用いることに
より、待機状態にある処理部を迅速に再起動することが
できる。通常のリードとりセントを別々に行なった場合
は最低2命令必要であるが、本発明を用いれば1命令で
済む。したがって、この種の通信に関する限り現行方式
の半分の時間で処理することができる。
【図面の簡単な説明】
第1図は本発明の一実施例に釦ける通信装置のブロック
結線図、第2図は同装置にかける処理部の動作フローチ
ャート、第3図は同装置に釦けるホスト部の動作フロー
チャート、第4図は従来の通信装置にふ・けるホスト部
の動作フローチャートである。 101・・・同期用状態記憶部、102・・・実行制御
部、103・・・処理実行部、104・・・ホスト部。

Claims (1)

    【特許請求の範囲】
  1. 同期用状態記憶手段と、前記同期用状態記憶手段に通信
    請求をセットしその内容を監視する実行制御手段と、前
    記実行制御手段により実行の制御を受ける処理実行手段
    と、前記同期用状態記憶手段を監視し前記処理実行手段
    の内部データをリードするとともに前記リードを行なう
    信号によって前記同期用状態記憶手段の通信要求をリセ
    ットするシステム管理手段とを具備する通信装置。
JP1195919A 1989-07-27 1989-07-27 通信装置 Pending JPH0359729A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1195919A JPH0359729A (ja) 1989-07-27 1989-07-27 通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1195919A JPH0359729A (ja) 1989-07-27 1989-07-27 通信装置

Publications (1)

Publication Number Publication Date
JPH0359729A true JPH0359729A (ja) 1991-03-14

Family

ID=16349165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1195919A Pending JPH0359729A (ja) 1989-07-27 1989-07-27 通信装置

Country Status (1)

Country Link
JP (1) JPH0359729A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424402B1 (ko) * 2001-11-03 2004-03-24 도쿄파츠고교 가부시키가이샤 스핀들 모터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424402B1 (ko) * 2001-11-03 2004-03-24 도쿄파츠고교 가부시키가이샤 스핀들 모터

Similar Documents

Publication Publication Date Title
JPS5943774B2 (ja) 周辺サブシステムの制御方式
US5734918A (en) Computer system with an input/output processor which enables direct file transfers between a storage medium and a network
JPH0359729A (ja) 通信装置
JPH06202894A (ja) 共有メモリ制御回路
JP2803270B2 (ja) Scsiホストアダプタ回路
JPS6272040A (ja) 情報トレ−ス方式
JPH0540658A (ja) 磁気デイスク制御装置
JP2871816B2 (ja) 冗長系の切替え状態監視方法
JPH10240632A (ja) 外部記憶装置のオンライン交換方法
JPS63298550A (ja) ノンストップトレ−ス方式
JPS62264354A (ja) 情報処理システム
JPS6130309B2 (ja)
JPS584365B2 (ja) リセツト制御システム
JPS63245548A (ja) 複合計算機システム
JPS62296217A (ja) 周辺制御装置
JPH07306840A (ja) コンピュータシステム
JPS63132360A (ja) 入出力処理方式
JPH1091510A (ja) 共有ファイル更新制御方式
JPS6232795A (ja) マルチプロセサ方式の交換機
JPH04115752A (ja) 回線アダプタ
JPH0287848A (ja) 電子交換機とコンピュータとの接続方式
JPS59211160A (ja) プロセツサ間のデ−タ転送方式
JPS60244138A (ja) 通信制御用プロセツサ
JPS60196866A (ja) デ−タ処理装置
JPH0758467B2 (ja) タスク間通信方式