JPS63245548A - 複合計算機システム - Google Patents
複合計算機システムInfo
- Publication number
- JPS63245548A JPS63245548A JP7841087A JP7841087A JPS63245548A JP S63245548 A JPS63245548 A JP S63245548A JP 7841087 A JP7841087 A JP 7841087A JP 7841087 A JP7841087 A JP 7841087A JP S63245548 A JPS63245548 A JP S63245548A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- data
- shared memory
- memory
- computers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、複数の計算機および８計ｒ３Ｉａで共通に使
用される共有メモリを有し、各計算機間におけるデータ
の授受を前記共有メモリを介して行なう複合計算機シス
テムに関する。
用される共有メモリを有し、各計算機間におけるデータ
の授受を前記共有メモリを介して行なう複合計算機シス
テムに関する。
〈従来の技術）
従来、この種の複合１１１Ｈｉシステムにおいては、例
えば第１の計算機から第２の計算機にデータを送信する
場合、まず第１の計算機から共有メモリをアクセスして
共有メモリの所定のロケーションにデータを田き込み、
この書込後、第１の計算機から第２の計ｔｓ機に対して
Ｖ！込みをかけてデータを共有メモリに書き込んだ旨通
知し、この割込みに応答して第２の計算機が共有メモリ
にアクセスして該共有メモリの所定のロケーションから
データを受信するという手順が取られていた。
えば第１の計算機から第２の計算機にデータを送信する
場合、まず第１の計算機から共有メモリをアクセスして
共有メモリの所定のロケーションにデータを田き込み、
この書込後、第１の計算機から第２の計ｔｓ機に対して
Ｖ！込みをかけてデータを共有メモリに書き込んだ旨通
知し、この割込みに応答して第２の計算機が共有メモリ
にアクセスして該共有メモリの所定のロケーションから
データを受信するという手順が取られていた。
（発明が解決しようとする問題点）
上述した従来のデータ送信手順では、第１の計算機がデ
ータを共有メモリにアクセスして書き込んだ後、第２の
計算機に割込みをかけて送信データの共有メモリへの書
込みの通知を行なっているため、データ送信時間が余計
にかかり、オーバーヘッドタイムが大きくなるという問
題がある。
ータを共有メモリにアクセスして書き込んだ後、第２の
計算機に割込みをかけて送信データの共有メモリへの書
込みの通知を行なっているため、データ送信時間が余計
にかかり、オーバーヘッドタイムが大きくなるという問
題がある。
本発明は、上記に鑑みてなされたもので、その目的とす
るところは、計算機間におけるデータ授受を短いオーバ
ーヘッドタイムで行なうことができる複合計算機システ
ムを提供することにある。
るところは、計算機間におけるデータ授受を短いオーバ
ーヘッドタイムで行なうことができる複合計算機システ
ムを提供することにある。
［発明の構成］
（問題点を解決するための手段）
上記目的を達成するため、本発明の複合計算機システム
は、複数の計Ｆ［機および各計算機で共通に使用される
共有メモリを有し、各ｉｌｎｌ同機間けるデータの授受
を前記共有メモリを介して行なう複合計算機システムで
あって、第１図に示すように、第１の計算機から第２の
計算機にデータを送信するために第１の計算機から前記
共有メモリの所定のロケーションにデータを書き込むこ
とによって第２の計算機に対してハード的に割込みをか
ける割込手段３と、前記割込動作に応答して前記共有メ
モリの所定のロケーションに書き込まれた前記データを
第２の計算機で読み出す読出手段とを有することを要旨
とする。
は、複数の計Ｆ［機および各計算機で共通に使用される
共有メモリを有し、各ｉｌｎｌ同機間けるデータの授受
を前記共有メモリを介して行なう複合計算機システムで
あって、第１図に示すように、第１の計算機から第２の
計算機にデータを送信するために第１の計算機から前記
共有メモリの所定のロケーションにデータを書き込むこ
とによって第２の計算機に対してハード的に割込みをか
ける割込手段３と、前記割込動作に応答して前記共有メ
モリの所定のロケーションに書き込まれた前記データを
第２の計算機で読み出す読出手段とを有することを要旨
とする。
（作用）
本発明の複合計算機システムでは、第１の計算機から共
有メモリの所定のロケーションにデータを書き込むこと
によって第２の組ｆ３機に対してハード的に割込みをか
け、この割込動作に応答１ノで第２の計算機が共有メモ
リの所定のロケーションからデータを読み出している。
有メモリの所定のロケーションにデータを書き込むこと
によって第２の組ｆ３機に対してハード的に割込みをか
け、この割込動作に応答１ノで第２の計算機が共有メモ
リの所定のロケーションからデータを読み出している。
（実施例）
以下、図面を用いて本発明の詳細な説明する。
第２図は本発明の一実施例に係る複合計算機システムの
構成図である。同図に示す複合計算機システムは、第１
の計算機１１と、第２のｉｌ算機１２と、両針算機１１
．１２が共通に使用する共有メモリ１３と、第１の計算
機１１の制御により第２の計１ｔｌ１１２に割込みをか
けるハードウェア装置１４とを有する構成である。この
図では、説明の簡単化のため計算機として第１および第
２の２台の計算機のみが示されているが、２台に限定さ
れるものでなく、３台以上有してもよいものであり、３
台以上の場合でも同様な構成を有するものである。
構成図である。同図に示す複合計算機システムは、第１
の計算機１１と、第２のｉｌ算機１２と、両針算機１１
．１２が共通に使用する共有メモリ１３と、第１の計算
機１１の制御により第２の計１ｔｌ１１２に割込みをか
けるハードウェア装置１４とを有する構成である。この
図では、説明の簡単化のため計算機として第１および第
２の２台の計算機のみが示されているが、２台に限定さ
れるものでなく、３台以上有してもよいものであり、３
台以上の場合でも同様な構成を有するものである。
このように構成された複合計算機システムにおいて、第
１の計算機１１から第２の計算機１２にデータを送信す
る場合には、該データを第１の計算機１１から−Ｈ共有
メモリ１３の特定アドレスに書き込み、この共有メモリ
１３の特定アドレスに書き込まれたデータを第２の８計
算機１２が読み出すというように共有メモリ１３を介し
て行なわれるのであるが、この場合において第１の計算
機１１が共有メモリ１３にデータを内き込んだというこ
とを第１の計算機１１から共有メモリ１３に通知するの
に、本実施例においてはハードウェア装置１４を利用し
、第１の計算機１１が共有メモリ１３にデータを書き込
むことによってハードウェア装置１４から第２の計ｔｓ
機１２に割込みをか番プてデータを共有メモリ１３に復
き込んだことを通知しているのである。
１の計算機１１から第２の計算機１２にデータを送信す
る場合には、該データを第１の計算機１１から−Ｈ共有
メモリ１３の特定アドレスに書き込み、この共有メモリ
１３の特定アドレスに書き込まれたデータを第２の８計
算機１２が読み出すというように共有メモリ１３を介し
て行なわれるのであるが、この場合において第１の計算
機１１が共有メモリ１３にデータを内き込んだというこ
とを第１の計算機１１から共有メモリ１３に通知するの
に、本実施例においてはハードウェア装置１４を利用し
、第１の計算機１１が共有メモリ１３にデータを書き込
むことによってハードウェア装置１４から第２の計ｔｓ
機１２に割込みをか番プてデータを共有メモリ１３に復
き込んだことを通知しているのである。
次に第３図のフローチャートを参照して作用を説明する
。
。
第１の計算機１１から第２の計ｃ１機１２に対してデー
タを送信する場合の動作について説明する。
タを送信する場合の動作について説明する。
最初に、第１の計算機１１からメモリへのアクレスがス
タートすると（ステップ１００）、このメモリアクセス
が共有メモリ１３に対するアクセスか否かがチェックさ
れる（ステップ１１０）。専用メモリへのアクセス（ス
テップ１２０）でもない場合には、共有メモリ１３の特
定アドレスに対するアクセスか否かがチェックされる（
ステップ１３０）。共有メモリ１３の特定アドレスへの
アクセス（ステップ１４０）でもない場合には、共有メ
モリ１３の特定アドレスに送信データの書き込みが行な
われる（ステップ１５０）。
タートすると（ステップ１００）、このメモリアクセス
が共有メモリ１３に対するアクセスか否かがチェックさ
れる（ステップ１１０）。専用メモリへのアクセス（ス
テップ１２０）でもない場合には、共有メモリ１３の特
定アドレスに対するアクセスか否かがチェックされる（
ステップ１３０）。共有メモリ１３の特定アドレスへの
アクセス（ステップ１４０）でもない場合には、共有メ
モリ１３の特定アドレスに送信データの書き込みが行な
われる（ステップ１５０）。
このデータの書込み動作が行なわれると、ハードウェア
装置１４が起動して第２の計［１１２に割込みをかける
（ステップ１６０）。第２の計算機１２はハードウェア
装置１４から割込みをかけられると、共有メモリ１３の
特定アドレスに書き込まれている第１の計算機１１から
の送信データを読み出し、これにより第２の計算機１２
は第２の計則１１からのデータを受信するのである（ス
テップ１７０）。
装置１４が起動して第２の計［１１２に割込みをかける
（ステップ１６０）。第２の計算機１２はハードウェア
装置１４から割込みをかけられると、共有メモリ１３の
特定アドレスに書き込まれている第１の計算機１１から
の送信データを読み出し、これにより第２の計算機１２
は第２の計則１１からのデータを受信するのである（ス
テップ１７０）。
第４図は本発明の他の実施例に係る複合計算機システム
の構成図である。この実施例の複合計算機システムは、
前記第２図の実施例における共有メモリ１３としてメツ
セージキュー２３ａを有する共有メモリ２３を使用して
いる点が異なるのみで、他の構成は第２図の構成と同じ
である。
の構成図である。この実施例の複合計算機システムは、
前記第２図の実施例における共有メモリ１３としてメツ
セージキュー２３ａを有する共有メモリ２３を使用して
いる点が異なるのみで、他の構成は第２図の構成と同じ
である。
このメツセージキュー２３ａを有する共有メモリ２３で
は、メツセージポインタで指定されるメツセージキュー
２３８のトップに送信データが記憶され、前記特定アド
レスはメツセージキュー２３ａに対するエントリアドレ
スとなる。
は、メツセージポインタで指定されるメツセージキュー
２３８のトップに送信データが記憶され、前記特定アド
レスはメツセージキュー２３ａに対するエントリアドレ
スとなる。
次に、第５図のフローチャートを参照して作用を説明す
る。
る。
第３図のフローと同様に、第１の計Ｅｌｅｊｌ１１から
メモリへのアクセスがスタートし、このメモリアクセス
が共有メモリ２３に対するアクセスか否か、および共有
メモリ２３の特定アドレスに対するアクセスか否かがチ
ェックされる（ステップ２００−２３０＞。特定アドレ
スへのアクセス（ステップ２４０）でもない場合には、
共有メモリ２３の特定アドレスに送信データの書き込み
が行なわれるわけであるが、この場合共有メモリ２３は
メツセージキュ−２３ａを有しているので、メツセージ
キューポインタによって指定されるメツセージキュー２
３ａに第１の計算１１１から送信データが書き込まれる
（ステップ２５０）。
メモリへのアクセスがスタートし、このメモリアクセス
が共有メモリ２３に対するアクセスか否か、および共有
メモリ２３の特定アドレスに対するアクセスか否かがチ
ェックされる（ステップ２００−２３０＞。特定アドレ
スへのアクセス（ステップ２４０）でもない場合には、
共有メモリ２３の特定アドレスに送信データの書き込み
が行なわれるわけであるが、この場合共有メモリ２３は
メツセージキュ−２３ａを有しているので、メツセージ
キューポインタによって指定されるメツセージキュー２
３ａに第１の計算１１１から送信データが書き込まれる
（ステップ２５０）。
このデータの書込み動作が行なわれると、ハードウェア
装置１４が起動して第２の計算機１２に割込みをかける
（ステップ２６０）。第２の８１粋機１２はハードウェ
ア装ａ！２１４から割込みをかけられると、共有メモリ
２３にアクセスして共有メモリ２３のメツセージキュー
ポインタによって指定されるメツセージキュー２３ａか
らデータを読み出し、これにより第２の計算１１１１２
は第１の計算機１１からのデータを受信するのである（
ステップ２７０）。
装置１４が起動して第２の計算機１２に割込みをかける
（ステップ２６０）。第２の８１粋機１２はハードウェ
ア装ａ！２１４から割込みをかけられると、共有メモリ
２３にアクセスして共有メモリ２３のメツセージキュー
ポインタによって指定されるメツセージキュー２３ａか
らデータを読み出し、これにより第２の計算１１１１２
は第１の計算機１１からのデータを受信するのである（
ステップ２７０）。
ｒ発明の効果〕
以上説明したように、本発明によれば、第１のｉｉｔ
＆？ 機から共有メモリの所定のロケーションにデータ
を書き込んだ時点で第１の計算機から第２の計計算機に
対してハード的に割込みをかけ、この割込動作に応答し
て第２の計算機が共有メモリの所定のロケーションから
データを読み出しているので、計算機間におけるデータ
の授受を高速に、短いオーバーヘッドタイムで行なうこ
とができる。
＆？ 機から共有メモリの所定のロケーションにデータ
を書き込んだ時点で第１の計算機から第２の計計算機に
対してハード的に割込みをかけ、この割込動作に応答し
て第２の計算機が共有メモリの所定のロケーションから
データを読み出しているので、計算機間におけるデータ
の授受を高速に、短いオーバーヘッドタイムで行なうこ
とができる。
第１図は本発明のクレーム対応図、第２図は本発明の一
実施例に係る複合計算機システムの構成図、第３図は第
２図の複合計算機システムの作用を示すフローチャート
、第４図は本発明の他の実施例に係る複合計１［システ
ムの構成図、第５図は第４図の複合計算機システムの作
用を示すフローチャートである。 １・・・書込手段 ３・・・割込手段５・・・
読出手段 １１・・・第１の計算機１２・・・第
２の計９１１ １３．２３・・・共有メモリ１４・・
・ハードウェア装置 第１図 第２図
実施例に係る複合計算機システムの構成図、第３図は第
２図の複合計算機システムの作用を示すフローチャート
、第４図は本発明の他の実施例に係る複合計１［システ
ムの構成図、第５図は第４図の複合計算機システムの作
用を示すフローチャートである。 １・・・書込手段 ３・・・割込手段５・・・
読出手段 １１・・・第１の計算機１２・・・第
２の計９１１ １３．２３・・・共有メモリ１４・・
・ハードウェア装置 第１図 第２図
Claims (1)
- 複数の計算機および各計算機で共通に使用される共有メ
モリを有し、各計算機間におけるデータの授受を前記共
有メモリを介して行なう複合計算機システムであつて、
第１の計算機から第２の計算機にデータを送信するため
に第１の計算機から前記共有メモリの所定のロケーショ
ンにデータを書き込むことによつて第２の計算機に対し
てハード的に割込みをかける割込手段と、前記割込動作
に応答して前記共有メモリの所定のロケーションに書き
込まれた前記データを第２の計算機から読み出す読出手
段とを有することを特徴とする複合計算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7841087A JPS63245548A (ja) | 1987-03-31 | 1987-03-31 | 複合計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7841087A JPS63245548A (ja) | 1987-03-31 | 1987-03-31 | 複合計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63245548A true JPS63245548A (ja) | 1988-10-12 |
Family
ID=13661265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7841087A Pending JPS63245548A (ja) | 1987-03-31 | 1987-03-31 | 複合計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63245548A (ja) |
-
1987
- 1987-03-31 JP JP7841087A patent/JPS63245548A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02288927A (ja) | 共有メモリ管理方式 | |
| JPS633351B2 (ja) | ||
| KR100469430B1 (ko) | 화상통신용 단말기의 영상/음성 데이터 처리 회로 | |
| JP2752834B2 (ja) | データ転送装置 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPS583246B2 (ja) | デ−タ処理システム | |
| JP3228575B2 (ja) | データ通信方式 | |
| JPS597971B2 (ja) | 入出力装置の制御方式 | |
| JPS60169966A (ja) | デ−タ処理装置 | |
| JPS5850410Y2 (ja) | 割込み優先順位制御装置 | |
| SU1541623A1 (ru) | Устройство дл сопр жени ЭВМ с периферийным устройством | |
| JP2594567B2 (ja) | メモリアクセス制御装置 | |
| JPH0214741B2 (ja) | ||
| Kugler et al. | Specifications for the interfaces of the EMAS computer and its resident monitor | |
| JPH02236613A (ja) | ディスク共有システム | |
| JPH0533414B2 (ja) | ||
| JPH02301851A (ja) | システムバスアクセス方式 | |
| JPS63158650A (ja) | 情報処理装置 | |
| JPH0690711B2 (ja) | メモリアクセス制御方式 | |
| JPS63311467A (ja) | マルチプロセッサシステムにおける仮想記憶管理方法 | |
| JPS63155351A (ja) | マルチプロセツサシステム | |
| JPS6337419B2 (ja) | ||
| JPS63132360A (ja) | 入出力処理方式 | |
| JPH0359729A (ja) | 通信装置 | |
| JPS63158660A (ja) | マルチプロセツサバス制御方式 |