JPH0359875A - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPH0359875A JPH0359875A JP1194667A JP19466789A JPH0359875A JP H0359875 A JPH0359875 A JP H0359875A JP 1194667 A JP1194667 A JP 1194667A JP 19466789 A JP19466789 A JP 19466789A JP H0359875 A JPH0359875 A JP H0359875A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- supply source
- potential supply
- bit line
- precharge potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000006870 function Effects 0.000 claims description 9
- 230000015654 memory Effects 0.000 claims description 7
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体メモリに関し、特にフラッシュライト機
能を有する半導体メモリに関する。
能を有する半導体メモリに関する。
［従来の技術］
従来、同一のデータを選択されたワード線に接続された
複数のメモリセルに同時に書き込むことのできるフラッ
シュライト機能を有する半導体メモリが製造されている
。このフラッシュライト機能を実現するには、データの
人力バッファから複数のビット線に同時にデータを転送
する必要があり、そのために、通常の人力モードで使用
するカラムスイッチ、データ線等とは別に、フラッシュ
ライトデータを複数のビット線に伝えるための専用バス
、専用スイッチ等を具備していた。
複数のメモリセルに同時に書き込むことのできるフラッ
シュライト機能を有する半導体メモリが製造されている
。このフラッシュライト機能を実現するには、データの
人力バッファから複数のビット線に同時にデータを転送
する必要があり、そのために、通常の人力モードで使用
するカラムスイッチ、データ線等とは別に、フラッシュ
ライトデータを複数のビット線に伝えるための専用バス
、専用スイッチ等を具備していた。
［発明が解決しようとする問題点］
しかしながら、上記従来のフラッシュライト機能を有す
る半導体メモリにあっては、通常モードで使用するカラ
ムスイッチ等の他にフラッシュライト機能の実現に専用
のデータバス、スイッチさらにこれらに付随するコンタ
クト等が必要であり、チップ面積が増大するという欠点
があった。
る半導体メモリにあっては、通常モードで使用するカラ
ムスイッチ等の他にフラッシュライト機能の実現に専用
のデータバス、スイッチさらにこれらに付随するコンタ
クト等が必要であり、チップ面積が増大するという欠点
があった。
［問題点を解決するための手段］
本発明の要旨は、選択したワード線下に接続された複数
のメモリセル全てに同一のデータを書き込むフラッシュ
ライト機能を有する半導体メモリにおいて、ビット線プ
リチャージ電位供給線の電位供給源をフラッシュライト
時にはプリチャージ電位供給源からフラッシュライトデ
ータ供給源に切り替えるスイッチを設けたことである。
のメモリセル全てに同一のデータを書き込むフラッシュ
ライト機能を有する半導体メモリにおいて、ビット線プ
リチャージ電位供給線の電位供給源をフラッシュライト
時にはプリチャージ電位供給源からフラッシュライトデ
ータ供給源に切り替えるスイッチを設けたことである。
［発明の作用］
上述のように、フラッシュライト機能実現時には、スイ
ッチがフラッシュライト供給源をビット線プリチャージ
電位供給源に接続し、選択されたメモリセルにフラッシ
ュライトを同時に書き込む。
ッチがフラッシュライト供給源をビット線プリチャージ
電位供給源に接続し、選択されたメモリセルにフラッシ
ュライトを同時に書き込む。
［実施例コ
次に本発明の実施例について図面を参照して説明する。
第１０図は本発明の一実施例の回路図であり、その回路
動作について第２図のタイミングチャートを利用して構
成および機能を説明する。図において１はフラッシュラ
イトデータ供給源、２はプリチャージ電位供給源、３は
ビット線プリチャージ電位供給源、４はメモリセル群、
５はセンスアンプ、６はビット線群、７はカラムアドレ
スデコーダ、ＷＬはワード線、Ｉｌｏは入出力バスをそ
れぞれ示している。φ１はビット線プリチャージ電位供
給源にフラッシュライトする情報を伝えるトランスファ
ースイッチを開閉させる信号、φ２はビット線群をプリ
チャージしバランスさせるトランスファースイッチを開
閉させる信号、φ３はビット線群にプリチャージ電位、
フラッシュライトデータを伝えるトランスファースイッ
チを開閉させる信号、φ４はセンスアンプ活性化信号で
ある。
動作について第２図のタイミングチャートを利用して構
成および機能を説明する。図において１はフラッシュラ
イトデータ供給源、２はプリチャージ電位供給源、３は
ビット線プリチャージ電位供給源、４はメモリセル群、
５はセンスアンプ、６はビット線群、７はカラムアドレ
スデコーダ、ＷＬはワード線、Ｉｌｏは入出力バスをそ
れぞれ示している。φ１はビット線プリチャージ電位供
給源にフラッシュライトする情報を伝えるトランスファ
ースイッチを開閉させる信号、φ２はビット線群をプリ
チャージしバランスさせるトランスファースイッチを開
閉させる信号、φ３はビット線群にプリチャージ電位、
フラッシュライトデータを伝えるトランスファースイッ
チを開閉させる信号、φ４はセンスアンプ活性化信号で
ある。
第１図に示す通り従来のビット線プリチャージ電位供給
Ｒ３は信号φ１によって開閉されるトランスファースイ
ッチを介してフラッシュライトデータ供給源１と接続す
る。また、信号φ２によって開閉するトランスファース
イッチを介してプリチャージ電源２とも接続する。
Ｒ３は信号φ１によって開閉されるトランスファースイ
ッチを介してフラッシュライトデータ供給源１と接続す
る。また、信号φ２によって開閉するトランスファース
イッチを介してプリチャージ電源２とも接続する。
まず第２図において信号φ１＝信号ＷＬ＝信号φ４＝低
レベル、信号φ２＝信号φ３＝高レベルの時ビット線群
は１／２ＶＣＣまでプリチャージされている。
レベル、信号φ２＝信号φ３＝高レベルの時ビット線群
は１／２ＶＣＣまでプリチャージされている。
次に信号φ１＝信号φ２＝信号φ３＝信号ＷＬ＝信号φ
４＝低レベルにより、ビット線６はフローティング状態
となる。
４＝低レベルにより、ビット線６はフローティング状態
となる。
信号φ２＝信号φ４＝低レベル、信号φｌ＝信号φ３：
信号ＷＬ＝高レベルになると、片側のビット線に、そし
てセルにフラッシュライトデータが伝わる。
信号ＷＬ＝高レベルになると、片側のビット線に、そし
てセルにフラッシュライトデータが伝わる。
信号φ１＝信号φ２＝信号φ３＝信号φ４＝低レベル、
ＷＬ＝高レベルでビット線はフローティング。信号φ１
＝信号φ２＝信号φ３＝低レベル、信号ＷＬ＝信号φ４
＝高レベルでセンスアンプが活性化する。セルにフラッ
シュライトデータが書き込まれる。
ＷＬ＝高レベルでビット線はフローティング。信号φ１
＝信号φ２＝信号φ３＝低レベル、信号ＷＬ＝信号φ４
＝高レベルでセンスアンプが活性化する。セルにフラッ
シュライトデータが書き込まれる。
最後に信号ＷＬ＝信号φ４＝低レベルでセルはフローテ
ィング状態となり、データを保持する。
ィング状態となり、データを保持する。
信号φ２＝信号φ３＝高レベルとなり、ビット線は再び
１／２ＶＣＣまてプリチャージされ初期状態となる。
１／２ＶＣＣまてプリチャージされ初期状態となる。
［発明の効果］
以上説明したように本発明は、ビット線のプリチャージ
レベルとフラッシュライトデータを１つの信号線によっ
てビット線に供給できるので、フラッシュライトデータ
バス、それに付随するゲート、コンタクト等の追加によ
るチップサイズの増加を抑制できる効果がある。
レベルとフラッシュライトデータを１つの信号線によっ
てビット線に供給できるので、フラッシュライトデータ
バス、それに付随するゲート、コンタクト等の追加によ
るチップサイズの増加を抑制できる効果がある。
第１図は本発明の一実施例を示す回路図、第２図は一実
施例の動作タイミングチャート（逆データ書き込み時）
である。 １・・・・・・フラッシュライトデータ供給源、２・・
・・・・プリチャージ電位供給源、３・・・・・・ビッ
ト線プリチャージ電位供給源、４・・争◆・・メモリセ
ル群、 ５・・・・・・センスアンプ、 ６・・・・・・ビット線群、 ７・・・・・・カラムアドレスデコーダ、〜ＶＬ・ ・
・・ ・ワード線、 Ｉｌｏ・ ・ ・ ・ Ｉ１０バス、 φ１・・・・ビット線プリチャージ電位供給源にフラッ
シュライトする情報を伝える トランスファースイッチを開閉させ る信号、 φ２・・・・ビット線群をプリチャージしバランスさせ
るトランスファースイッチを 開閉させる信号、 φ３・・・・・ビット線群にプリチャージ電位。 フラッシュライトデータを伝える トランスファースイッチを開閉さ せる信号、 φ４・・・・・センスアンプ活性化信号。
施例の動作タイミングチャート（逆データ書き込み時）
である。 １・・・・・・フラッシュライトデータ供給源、２・・
・・・・プリチャージ電位供給源、３・・・・・・ビッ
ト線プリチャージ電位供給源、４・・争◆・・メモリセ
ル群、 ５・・・・・・センスアンプ、 ６・・・・・・ビット線群、 ７・・・・・・カラムアドレスデコーダ、〜ＶＬ・ ・
・・ ・ワード線、 Ｉｌｏ・ ・ ・ ・ Ｉ１０バス、 φ１・・・・ビット線プリチャージ電位供給源にフラッ
シュライトする情報を伝える トランスファースイッチを開閉させ る信号、 φ２・・・・ビット線群をプリチャージしバランスさせ
るトランスファースイッチを 開閉させる信号、 φ３・・・・・ビット線群にプリチャージ電位。 フラッシュライトデータを伝える トランスファースイッチを開閉さ せる信号、 φ４・・・・・センスアンプ活性化信号。
Claims (1)
- 選択したワード線下に接続された複数のメモリセル全て
に同一のデータを書き込むフラッシュライト機能を有す
る半導体メモリにおいて、ビット線プリチャージ電位供
給線の電位供給源をフラッシュライト時にはプリチャー
ジ電位供給源からフラッシュライトデータ供給源に切り
替えるスイッチを設けたことを特徴とする半導体メモリ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1194667A JP3057693B2 (ja) | 1989-07-27 | 1989-07-27 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1194667A JP3057693B2 (ja) | 1989-07-27 | 1989-07-27 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0359875A true JPH0359875A (ja) | 1991-03-14 |
| JP3057693B2 JP3057693B2 (ja) | 2000-07-04 |
Family
ID=16328306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1194667A Expired - Fee Related JP3057693B2 (ja) | 1989-07-27 | 1989-07-27 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057693B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196592A (ja) * | 1984-10-17 | 1986-05-15 | Hitachi Ltd | ダイナミツク型ｒａｍ |
| JPS6334796A (ja) * | 1986-07-28 | 1988-02-15 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| JPS63217596A (ja) * | 1987-03-06 | 1988-09-09 | Toshiba Corp | 半導体記憶装置 |
| JPH01130385A (ja) * | 1987-11-17 | 1989-05-23 | Sony Corp | メモリ装置 |
| JPH01178196A (ja) * | 1988-01-07 | 1989-07-14 | Toshiba Corp | 半導体メモリ |
-
1989
- 1989-07-27 JP JP1194667A patent/JP3057693B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196592A (ja) * | 1984-10-17 | 1986-05-15 | Hitachi Ltd | ダイナミツク型ｒａｍ |
| JPS6334796A (ja) * | 1986-07-28 | 1988-02-15 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| JPS63217596A (ja) * | 1987-03-06 | 1988-09-09 | Toshiba Corp | 半導体記憶装置 |
| JPH01130385A (ja) * | 1987-11-17 | 1989-05-23 | Sony Corp | メモリ装置 |
| JPH01178196A (ja) * | 1988-01-07 | 1989-07-14 | Toshiba Corp | 半導体メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3057693B2 (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825291B2 (ja) | 半導体記憶装置 | |
| JP2002528844A (ja) | １−ｔｓｒａｍと互換可能な装置のリフレッシュを可能とする時間を増加させるための方法及び装置 | |
| KR910002963B1 (ko) | 고집적 밀도를 가능케하는 dram용 데이터 입출력 회로 | |
| KR940007884A (ko) | 반도체 장치 | |
| JPS61160898A (ja) | 半導体記憶装置 | |
| KR960006275B1 (ko) | 반도체 기억장치 | |
| JPH0315278B2 (ja) | ||
| JPH0359875A (ja) | 半導体メモリ | |
| JPS6240800B2 (ja) | ||
| JP2716912B2 (ja) | 半導体記憶装置 | |
| JP2969630B2 (ja) | 読出し回路 | |
| US7339845B2 (en) | Memory device | |
| JP2008077768A (ja) | 半導体記憶装置 | |
| JPS63308792A (ja) | 半導体記憶装置 | |
| KR100558478B1 (ko) | 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법 | |
| JPH04268287A (ja) | 半導体メモリ回路 | |
| JPS63183694A (ja) | 半導体記憶装置 | |
| JPS63183695A (ja) | 半導体記憶装置 | |
| JPH01253894A (ja) | ダイナミツクｒａｍ | |
| KR100348218B1 (ko) | 이중데이터율동기식메모리소자 | |
| JPH0359884A (ja) | 半導体記憶装置 | |
| JPH04349293A (ja) | ダイナミック型メモリ | |
| JPS60246093A (ja) | 半導体記憶装置 | |
| JPH1064271A (ja) | 半導体記憶装置 | |
| JPS6161199B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |