JPH0360044A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0360044A JPH0360044A JP19469389A JP19469389A JPH0360044A JP H0360044 A JPH0360044 A JP H0360044A JP 19469389 A JP19469389 A JP 19469389A JP 19469389 A JP19469389 A JP 19469389A JP H0360044 A JPH0360044 A JP H0360044A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- elements
- gaas substrate
- doped
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［ｊ既要］
半導体装置の製造方法に関し、
高集積化を阻害することなくサイドゲート効果という２
素子間相互干渉をほとんど生じないようにすることがで
き、かつ素子の高速化を実現することができる半導体装
置の製造方法を提供することを目的とし、 半絶縁性のｍ−ｖ族化合物半導体基板上に複数個の能動
素子を近接して配置する半導体装置の製造方法において
、デイ−ブレベルを形成する不純物がドープされた該基
板を用い、該基板を熱処理する行程と、該素子間の該基
板に選択的に酸素注入を行う工程とを含むように構成す
る。
素子間相互干渉をほとんど生じないようにすることがで
き、かつ素子の高速化を実現することができる半導体装
置の製造方法を提供することを目的とし、 半絶縁性のｍ−ｖ族化合物半導体基板上に複数個の能動
素子を近接して配置する半導体装置の製造方法において
、デイ−ブレベルを形成する不純物がドープされた該基
板を用い、該基板を熱処理する行程と、該素子間の該基
板に選択的に酸素注入を行う工程とを含むように構成す
る。
本発明は、半導体装置の製造方法に係り、詳しくは特に
、高集積化を阻害することなくサイドゲート効果という
２素子間相互干渉を生じ難くすることができる半導体装
置の製造方法に関する。
、高集積化を阻害することなくサイドゲート効果という
２素子間相互干渉を生じ難くすることができる半導体装
置の製造方法に関する。
近年、化合物半導体はその特１枚を有効利用することに
より、シリコンより優位となる例えば高速ＦＥＴ、太陽
電池、光導電体、半導体レーザ等の分野で次々と新技術
が確立されつつあり、特に■Ｃ技術もより高集積化へ向
かって新技術が開発されつつある。
より、シリコンより優位となる例えば高速ＦＥＴ、太陽
電池、光導電体、半導体レーザ等の分野で次々と新技術
が確立されつつあり、特に■Ｃ技術もより高集積化へ向
かって新技術が開発されつつある。
以下、従来技術について図面を用いて具体的に説明する
。
。
従来、第３図に示すように、例えばＧａＡｓからなる半
絶縁性でノンドープのＩ［［−Ｖ族の化合物半導体基板
３１上にＦＥＴ３２ａとＦＥＴ３３ｂが近接するように
配置されて形威されている場合、ＧａＡｓ基板３１はシ
リコン基板のように基板−素子間が完全逆層構造とはな
らず、基板−素子間が半絶縁性となるため、電界の影響
、特に電圧の低い方から高い方へＧａＡｓ基板３１を介
して電子の注入、移動が生じることによりいわゆるサイ
ドゲート効果という２素子間相互干渉が生じ、電流闇値
が変化したりする等素子特性が劣化し易かった。
絶縁性でノンドープのＩ［［−Ｖ族の化合物半導体基板
３１上にＦＥＴ３２ａとＦＥＴ３３ｂが近接するように
配置されて形威されている場合、ＧａＡｓ基板３１はシ
リコン基板のように基板−素子間が完全逆層構造とはな
らず、基板−素子間が半絶縁性となるため、電界の影響
、特に電圧の低い方から高い方へＧａＡｓ基板３１を介
して電子の注入、移動が生じることによりいわゆるサイ
ドゲート効果という２素子間相互干渉が生じ、電流闇値
が変化したりする等素子特性が劣化し易かった。
このサイドゲート効果という２素子間相互干渉が生じな
いようにするためには、２素子間の距離（第３図に示す
Ａ）をサイドゲート効果が生じないように大きく採るか
、あるいは２素子間を５ｉ０２等の絶縁膜からなる素子
分離領域で完全に絶縁すればよいことは知られている。
いようにするためには、２素子間の距離（第３図に示す
Ａ）をサイドゲート効果が生じないように大きく採るか
、あるいは２素子間を５ｉ０２等の絶縁膜からなる素子
分離領域で完全に絶縁すればよいことは知られている。
しかしながら、２素子間の距離を大きくしたり、２素子
間に絶縁膜からなる素子分離領域を形威したりすること
は高集積化を阻害してしまうことになる。
間に絶縁膜からなる素子分離領域を形威したりすること
は高集積化を阻害してしまうことになる。
ところで、２素子間が完全絶縁であればサイドゲート効
果が生じないことは上述の通りであるので、基板−素子
間の絶縁性を高めるために行う基板３１へのディープレ
ベルを形成する不純物、例えばＣｒによるドープ等の方
法により基板３１の絶縁性を高めて２素子間の絶縁性を
高めることによりサイドゲート効果を生じ難くすること
ができる。
果が生じないことは上述の通りであるので、基板−素子
間の絶縁性を高めるために行う基板３１へのディープレ
ベルを形成する不純物、例えばＣｒによるドープ等の方
法により基板３１の絶縁性を高めて２素子間の絶縁性を
高めることによりサイドゲート効果を生じ難くすること
ができる。
これに伴ない、２素子間の距離を近づけて配置すること
ができるようになり、高集積化に有利となる。ここでの
Ｃｒドープは、多量のＣｒをドープしないと基板３１の
絶縁性を高めることができないので、多量のＣｒをドー
プすることによって行われる。このＣｒドープによって
絶縁性を向上させることができるのはＣｒドープによっ
てバンドの中に複数の準位が形威され、その準位にキャ
リアがトラップされることにより絶縁性が向上するとい
われている。
ができるようになり、高集積化に有利となる。ここでの
Ｃｒドープは、多量のＣｒをドープしないと基板３１の
絶縁性を高めることができないので、多量のＣｒをドー
プすることによって行われる。このＣｒドープによって
絶縁性を向上させることができるのはＣｒドープによっ
てバンドの中に複数の準位が形威され、その準位にキャ
リアがトラップされることにより絶縁性が向上するとい
われている。
また、第４図に示すように、２素子間の基板３１に酸素
イオンの注入を行って絶縁領域として機能する酸素注入
領域３３を形成して２素子間の絶縁性を高めることによ
りサイドゲート効果を生じ難くすることができる。これ
に伴ない、２素子間の距離を近付けることができるよう
になり、高集積化に有利となる。２素子間の基板３１に
酸素イオンをドープすると、酸素がハンドの中で準位を
形成し、この準位にキャリアがトラップされる。このた
め、２素子間の絶縁性が向上するといわれている。
イオンの注入を行って絶縁領域として機能する酸素注入
領域３３を形成して２素子間の絶縁性を高めることによ
りサイドゲート効果を生じ難くすることができる。これ
に伴ない、２素子間の距離を近付けることができるよう
になり、高集積化に有利となる。２素子間の基板３１に
酸素イオンをドープすると、酸素がハンドの中で準位を
形成し、この準位にキャリアがトラップされる。このた
め、２素子間の絶縁性が向上するといわれている。
なお、ここでの酸素注入領域３３の形成はＦＥＴ３２ａ
、３２ｂを形成した後に行う。具体的には、ＦＥＴ３２
ａ、３２ｂの形成としてまずチャネル領域３４を形成し
、ゲート電極３５を形成した後、ソース拡散層３６ａ、
及びドレイン拡散層３６ｂを形威し、次いで、ソース電
極３７及びドレイン電極３８を形成することによりＦＥ
Ｔ３２ａ、３２ｂを形成する。そして、２素子間の基板
３１に酸素イオンを注入して絶縁領域として機能する酸
素注入領域３３を形成することにより、第４図に示すよ
うな構造の半導体装置が完成する。
、３２ｂを形成した後に行う。具体的には、ＦＥＴ３２
ａ、３２ｂの形成としてまずチャネル領域３４を形成し
、ゲート電極３５を形成した後、ソース拡散層３６ａ、
及びドレイン拡散層３６ｂを形威し、次いで、ソース電
極３７及びドレイン電極３８を形成することによりＦＥ
Ｔ３２ａ、３２ｂを形成する。そして、２素子間の基板
３１に酸素イオンを注入して絶縁領域として機能する酸
素注入領域３３を形成することにより、第４図に示すよ
うな構造の半導体装置が完成する。
しかしながら、基板３１にＣｒをドープする従来の半導
体装置の製造方法にあっては、２素子間を近づけること
ができ高集積化には有利であるが、基板３１に多量のＣ
ｒをドープしないと絶縁性を高めることができず、この
ため多量のＣｒをドープしていた。このため、基板３１
浅部の素子部も高Ｃｒｆ！Ａ度となるためＣｒが散乱体
となってキャリア移動度や活性化率の低下を引き起こし
、素子の高速化を阻害してしまうという問題があった。
体装置の製造方法にあっては、２素子間を近づけること
ができ高集積化には有利であるが、基板３１に多量のＣ
ｒをドープしないと絶縁性を高めることができず、この
ため多量のＣｒをドープしていた。このため、基板３１
浅部の素子部も高Ｃｒｆ！Ａ度となるためＣｒが散乱体
となってキャリア移動度や活性化率の低下を引き起こし
、素子の高速化を阻害してしまうという問題があった。
これはシリコンよりも素子の高速性能を有するはずの化
合物半導体の優位性を失わせるという相反した結果とな
っていたのである。
合物半導体の優位性を失わせるという相反した結果とな
っていたのである。
また、酸素注入による従来の半導体装置の製造方法にあ
っては、２素子間を近づけることができ高集積化には有
利であるが、酸素注入は現在の技術では、注入装置等の
限界があり基板は通常数百μｍ厚あるにもかかわらず基
板３１表面から０．５μｍ程度までしか注入できず第４
図に示す如く、基板３１浅部では絶縁性が得られるので
あるが、基板３１深部の絶縁性が得られないため、サイ
ドゲート効果という２素子間相互干渉の大幅な改善は得
られなかった。具体的には、基板３１浅部では酸素イオ
ン注入により形威された絶縁領域として機能する酸素注
入領域３３によりサイドゲート効果を生し難くすること
はできるのであるが、酸素注入領域３３が形成できない
基板３１深部ではサイドゲート効果が生じていたのであ
る。
っては、２素子間を近づけることができ高集積化には有
利であるが、酸素注入は現在の技術では、注入装置等の
限界があり基板は通常数百μｍ厚あるにもかかわらず基
板３１表面から０．５μｍ程度までしか注入できず第４
図に示す如く、基板３１浅部では絶縁性が得られるので
あるが、基板３１深部の絶縁性が得られないため、サイ
ドゲート効果という２素子間相互干渉の大幅な改善は得
られなかった。具体的には、基板３１浅部では酸素イオ
ン注入により形威された絶縁領域として機能する酸素注
入領域３３によりサイドゲート効果を生し難くすること
はできるのであるが、酸素注入領域３３が形成できない
基板３１深部ではサイドゲート効果が生じていたのであ
る。
そこで本発明は、高集積化を阻害することなくサイドゲ
ート効果という２素子間相互干渉をほとんど生じないよ
うにすることができ、かつ素子の高速化を実現すること
ができる半導体装置の製造方法を提供することを目的と
している。
ート効果という２素子間相互干渉をほとんど生じないよ
うにすることができ、かつ素子の高速化を実現すること
ができる半導体装置の製造方法を提供することを目的と
している。
本発明による半導体装置の製造方法は上記目的達成のた
め、半絶縁性のｍ−ｖ族化合物半導体基板上に複数個の
能動素子を近接して配置する半導体装置の製造方法にお
いて、デイ−ブレベルを形成する不純物がドープされた
該基板を用い、該基板を熱処理する工程と、該素子間の
該基板に選択的に酸素注入を行う工程とを含むものであ
る。
め、半絶縁性のｍ−ｖ族化合物半導体基板上に複数個の
能動素子を近接して配置する半導体装置の製造方法にお
いて、デイ−ブレベルを形成する不純物がドープされた
該基板を用い、該基板を熱処理する工程と、該素子間の
該基板に選択的に酸素注入を行う工程とを含むものであ
る。
本発明は、第１図（ａ）、（ｂ）に示すように、デイ−
ブレベルを形成する不純物のＣｒがドープされたＧａＡ
ｓ基ｌｌ１１が用いられ、ＧａＡｓ基板１浅部が低Ｃｒ
濃度でＧａＡｓ基板１深部が高Ｃｒ：ａ度となるように
ＧａＡｓ基板１が熱処理され、ＦＥＴ素子３２ａ、３２
ｂ間のＧａＡｓ基板１に選択的に酸素イオン注入が行わ
れて絶縁領域として機能する酸素注入領域３３が形成さ
れる。
ブレベルを形成する不純物のＣｒがドープされたＧａＡ
ｓ基ｌｌ１１が用いられ、ＧａＡｓ基板１浅部が低Ｃｒ
濃度でＧａＡｓ基板１深部が高Ｃｒ：ａ度となるように
ＧａＡｓ基板１が熱処理され、ＦＥＴ素子３２ａ、３２
ｂ間のＧａＡｓ基板１に選択的に酸素イオン注入が行わ
れて絶縁領域として機能する酸素注入領域３３が形成さ
れる。
したがって、ＧａＡｓ基板３１内の浅部と深部でのサイ
ドゲート効果を生じないようにすることによって高集積
化を阻害することなく２素子間相互干渉を生じないよう
にすることができ、かつ素子が形成されるＱａ７１．ｓ
基板ｌ浅部を低Ｃｒ濃度にすることによって素子部での
キャリア移動度、及び活性化率の低下を生じないように
することができるため、素子の高速化を実現することを
かできる。
ドゲート効果を生じないようにすることによって高集積
化を阻害することなく２素子間相互干渉を生じないよう
にすることができ、かつ素子が形成されるＱａ７１．ｓ
基板ｌ浅部を低Ｃｒ濃度にすることによって素子部での
キャリア移動度、及び活性化率の低下を生じないように
することができるため、素子の高速化を実現することを
かできる。
以下、本発明を図面に基づいて説明する。
第１図及び第２図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第１図（ａ）、（ｂ）
は一実施例の製造方法を説明する図、第２図は一実施例
の効果を説明する図である。
の一実施例を説明する図であり、第１図（ａ）、（ｂ）
は一実施例の製造方法を説明する図、第２図は一実施例
の効果を説明する図である。
これらの図において、第３図及び第４図と同一符号は同
一または相当部分を示し、１は半絶縁性のＧａＡｓ基板
である。
一または相当部分を示し、１は半絶縁性のＧａＡｓ基板
である。
次に、その製造方法について説明する。
まず、例えばＣｒ ’（Ｑ度がＮ Ｃｒ ＝ Ｉ ＸＩ
Ｏ”ａｔｏｍｓ／ ｃｉのＣｒがドープされた半絶縁性
のＧａＡｓ基板１を用い、例えばＣＶＤ法によりＧａＡ
ｓ基板１上にＳｉｎ、を堆積して保護膜を形成し、第■
図（ｂ）に示すようなＣｒ濃度分布が得られるように例
えば８５０℃、２０分間の熱処理をした後、ＧａＡｓ基
板１上に形威された保護膜を除去する。
Ｏ”ａｔｏｍｓ／ ｃｉのＣｒがドープされた半絶縁性
のＧａＡｓ基板１を用い、例えばＣＶＤ法によりＧａＡ
ｓ基板１上にＳｉｎ、を堆積して保護膜を形成し、第■
図（ｂ）に示すようなＣｒ濃度分布が得られるように例
えば８５０℃、２０分間の熱処理をした後、ＧａＡｓ基
板１上に形威された保護膜を除去する。
ここで熱処理を行っているのは、ＧａＡｓ基板１にドー
プされたＣｒが熱処理されることによって外方拡散（Ｏ
ｕｔ Ｄｉｆｆｕｓｔｏｎ ）するという現象を利用し
ているのであり、これによって素子が形成されるＧａＡ
Ｓ基板１浅部は低Ｃｒ濃度となりＧａＡｓ基板１深部は
高Ｃｒ濃度となる。なお、ここで熱処理を行なわずに多
量のＣｒをドープしたままでいると、従来でも説明した
ように素子が形成されるＧａＡｓ基板１浅部が高Ｃｒｆ
３度となりキャリア移動度や活性化率の低下を引き起こ
してしまう。
プされたＣｒが熱処理されることによって外方拡散（Ｏ
ｕｔ Ｄｉｆｆｕｓｔｏｎ ）するという現象を利用し
ているのであり、これによって素子が形成されるＧａＡ
Ｓ基板１浅部は低Ｃｒ濃度となりＧａＡｓ基板１深部は
高Ｃｒ濃度となる。なお、ここで熱処理を行なわずに多
量のＣｒをドープしたままでいると、従来でも説明した
ように素子が形成されるＧａＡｓ基板１浅部が高Ｃｒｆ
３度となりキャリア移動度や活性化率の低下を引き起こ
してしまう。
次に、ＧａＡｓ基板１表面に２個（３個以上でもよい）
のＦＥＴ３２ｎ 、３２ｂを形成する。具体的にはまず
、チャネル領域３４を形威し、ゲート電極３５を形成し
た後、ソース拡散層３６ａ及びドレイン拡散層３６ｂを
形成し、次いでソース電極３７及びドレイン電極３８を
形成することによりＦＥＴ３２ａ、３２ｂを形成する。
のＦＥＴ３２ｎ 、３２ｂを形成する。具体的にはまず
、チャネル領域３４を形威し、ゲート電極３５を形成し
た後、ソース拡散層３６ａ及びドレイン拡散層３６ｂを
形成し、次いでソース電極３７及びドレイン電極３８を
形成することによりＦＥＴ３２ａ、３２ｂを形成する。
そして、素子間のＧａＡｓ基板１に選択的に酸素イオン
注入を行って絶縁領域として機能する酸素注入領域３３
を形成することにより、第１図（ａ）に示すような構造
の半導体装置が得られる。
注入を行って絶縁領域として機能する酸素注入領域３３
を形成することにより、第１図（ａ）に示すような構造
の半導体装置が得られる。
すなわち、上記実施例では、ディープレベルを形成する
不純物のＣｒがドープされたＧａＡｓ基板１を熱処理す
ることにより、第１図（ａ）、（ｂ）に示す如く、素子
が形成されるＧａＡｓ基板１浅部、特にＧａＡｓ基板１
表面から０．２５μｍの深さまでの領域を低Ｃｒ濃度に
し、かつＧａＡＳ基板３１深部では高ｃｒｆＭ度になる
ようにしている。このような熱処理を施したＧａＡｓ基
板３１上にＦＥＴ素子３２ａ、３２ｂを近接するように
配置して形成した場合、ＧａＡｓ基板ｌ深部では素子が
形成される浅部より高Ｃｒ濃度のため絶縁性が高くサイ
ドゲート効果を生しないようにすることができる。また
、素子が形成されるＧａＡｓ基板１浅部では低Ｃｒｆｆ
Ｊ度のためキャリア移動度、活性化率は低下せず維持さ
れる。そして、素子間のＧａＡｓ基板ｌ浅部では低Ｃｒ
濃度のため絶縁性は低いが、その素子間のＧａＡｓ基板
１に酸素イオン注入することにより絶縁領域として機能
する酸素注入領域３３を形成したため、素子間のＧａＡ
ｓ基板１浅部でのサイドゲート効果を生じないようにす
ることができる。
不純物のＣｒがドープされたＧａＡｓ基板１を熱処理す
ることにより、第１図（ａ）、（ｂ）に示す如く、素子
が形成されるＧａＡｓ基板１浅部、特にＧａＡｓ基板１
表面から０．２５μｍの深さまでの領域を低Ｃｒ濃度に
し、かつＧａＡＳ基板３１深部では高ｃｒｆＭ度になる
ようにしている。このような熱処理を施したＧａＡｓ基
板３１上にＦＥＴ素子３２ａ、３２ｂを近接するように
配置して形成した場合、ＧａＡｓ基板ｌ深部では素子が
形成される浅部より高Ｃｒ濃度のため絶縁性が高くサイ
ドゲート効果を生しないようにすることができる。また
、素子が形成されるＧａＡｓ基板１浅部では低Ｃｒｆｆ
Ｊ度のためキャリア移動度、活性化率は低下せず維持さ
れる。そして、素子間のＧａＡｓ基板ｌ浅部では低Ｃｒ
濃度のため絶縁性は低いが、その素子間のＧａＡｓ基板
１に酸素イオン注入することにより絶縁領域として機能
する酸素注入領域３３を形成したため、素子間のＧａＡ
ｓ基板１浅部でのサイドゲート効果を生じないようにす
ることができる。
したがって、上記のようにＧａＡｓ板１内の浅部と深部
でのサイドゲート効果を生じないようにすることによっ
て高集積化を阻害することなく２素子間の相互干渉をほ
とんど生じないようにすることができ、かつ素子が形成
されるＧａＡｓ基板１浅部を低Ｃｒ濃度にすることによ
って素子部でのキャリア移動度、及び活性化率の低下を
生じないようにすることができるため、素子の高速化を
実現することができる。
でのサイドゲート効果を生じないようにすることによっ
て高集積化を阻害することなく２素子間の相互干渉をほ
とんど生じないようにすることができ、かつ素子が形成
されるＧａＡｓ基板１浅部を低Ｃｒ濃度にすることによ
って素子部でのキャリア移動度、及び活性化率の低下を
生じないようにすることができるため、素子の高速化を
実現することができる。
また、第２図に示すようにサイドゲート耐圧が従来のノ
ンドープＧａＡｓ基板を用いる場合に対して２Ｖから本
発明の上記実施例のものではＩＯＶに向上した。なお、
ここでのサイドゲート耐圧は初期電流１ｄｓｏを流して
いるＦＥＴ素子よりＸの距離に電極を設け、この電極の
電圧Ｖ、を増していく時、サイドゲート効果によりＩｄ
ｓｏが初期値の９０％になる電圧である。
ンドープＧａＡｓ基板を用いる場合に対して２Ｖから本
発明の上記実施例のものではＩＯＶに向上した。なお、
ここでのサイドゲート耐圧は初期電流１ｄｓｏを流して
いるＦＥＴ素子よりＸの距離に電極を設け、この電極の
電圧Ｖ、を増していく時、サイドゲート効果によりＩｄ
ｓｏが初期値の９０％になる電圧である。
なお、上記実施例では、半絶縁性のＧａＡｓ基Ｆｉ１を
用いる場合について説明したが、本発明はこれに限定さ
れるものではなく、半絶縁性のｍ−Ｖ族化合物半導体基
板を用いる場合であればよく、例えばＡｆＧａＡｓ基板
、ＩｎＰ基板等を用いる場合であってもよい。ＡｌＧａ
Ａｓ基板を用いる場合はディープレベルを形成する不純
物としてＣｒを好ましく用いることができ、ＩｎＰ基板
を用いる場合はディープレベルを形成する不純物として
Ｆｅを好ましく用いることができる。
用いる場合について説明したが、本発明はこれに限定さ
れるものではなく、半絶縁性のｍ−Ｖ族化合物半導体基
板を用いる場合であればよく、例えばＡｆＧａＡｓ基板
、ＩｎＰ基板等を用いる場合であってもよい。ＡｌＧａ
Ａｓ基板を用いる場合はディープレベルを形成する不純
物としてＣｒを好ましく用いることができ、ＩｎＰ基板
を用いる場合はディープレベルを形成する不純物として
Ｆｅを好ましく用いることができる。
本発明によれば、高集積化を阻害することなくサイドゲ
ート効果という２素子間相互干渉をほとんど生じないよ
うにすることができ、かつ素子の高速化を実現すること
ができるという効果がある。
ート効果という２素子間相互干渉をほとんど生じないよ
うにすることができ、かつ素子の高速化を実現すること
ができるという効果がある。
第１図及び第２図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の効果を説明す
る図、第３図および第４図は従来技術を説期する図であ
る。 １・・・・・・ＧａＡｓ基板、 ３２ ａ 、 ３２ ｂ ・・−−Ｆ Ｅ Ｔ素子、３
３・・・・・・酸素注入領域、 ３４・・・・・・チャネル領域、 ３５・・・・・・ゲート電極、 ３６ａ・・・・・・ソース拡散層、 ３６ｂ・・・・・・ドレイン拡散層、 ３７・・・・・・ソース電極、 ３８・・・・・・ドレイン電極。 一実施例の効果を説明する図 第 図 矢印＝を界 従来技術を説明する図 第 図 矢印：電界 従来技術を説明する図 第 図
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の効果を説明す
る図、第３図および第４図は従来技術を説期する図であ
る。 １・・・・・・ＧａＡｓ基板、 ３２ ａ 、 ３２ ｂ ・・−−Ｆ Ｅ Ｔ素子、３
３・・・・・・酸素注入領域、 ３４・・・・・・チャネル領域、 ３５・・・・・・ゲート電極、 ３６ａ・・・・・・ソース拡散層、 ３６ｂ・・・・・・ドレイン拡散層、 ３７・・・・・・ソース電極、 ３８・・・・・・ドレイン電極。 一実施例の効果を説明する図 第 図 矢印＝を界 従来技術を説明する図 第 図 矢印：電界 従来技術を説明する図 第 図
Claims (1)
- 【特許請求の範囲】 半絶縁性のIII−Ｖ族化合物半導体基板上に複数個の能
動素子を近接して配置する半導体装置の製造方法におい
て、 ディープレベルを形成する不純物がドープされた該基板
を用い、該基板を熱処理する工程と、該素子間の該基板
に選択的に酸素注入を行う工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19469389A JPH0360044A (ja) | 1989-07-27 | 1989-07-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19469389A JPH0360044A (ja) | 1989-07-27 | 1989-07-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0360044A true JPH0360044A (ja) | 1991-03-15 |
Family
ID=16328710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19469389A Pending JPH0360044A (ja) | 1989-07-27 | 1989-07-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0360044A (ja) |
-
1989
- 1989-07-27 JP JP19469389A patent/JPH0360044A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787883B1 (en) | Silicon-germanium devices for CMOS formed by ion implantation and solid phase epitaxial regrowth | |
| KR890004452B1 (ko) | 선택적으로 도우프된 헤테로 접합을 갖는 고전자 이동도 반도체 장치 | |
| US20090134402A1 (en) | Silicon carbide mos field-effect transistor and process for producing the same | |
| US4313768A (en) | Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate | |
| JPH03119732A (ja) | 半導体デバイスの動作寿命を増すための中性不純物 | |
| JPH11102919A (ja) | Ｄｍｏｓトランジスタの製造方法 | |
| JPH0260063B2 (ja) | ||
| JPH03280437A (ja) | 半導体装置およびその製造方法 | |
| US5861329A (en) | Method of fabricating metal-oxide semiconductor (MOS) transistors with reduced level of degradation caused by hot carriers | |
| US6284579B1 (en) | Drain leakage reduction by indium transient enchanced diffusion (TED) for low power applications | |
| JP2004119820A (ja) | 電界効果トランジスタおよびその製造方法 | |
| US4402002A (en) | Radiation hardened-self aligned CMOS and method of fabrication | |
| JPH0360044A (ja) | 半導体装置の製造方法 | |
| JPS5932174A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02159070A (ja) | 半導体装置とその製造方法 | |
| JPH028456B2 (ja) | ||
| JPH0350771A (ja) | 半導体装置 | |
| JPS6112390B2 (ja) | ||
| JPS6292377A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59165460A (ja) | 半導体装置およびその製造方法 | |
| JPH04124834A (ja) | 半導体装置及びその製造方法 | |
| KR940016884A (ko) | 엘디디(ldd)형 모스 트랜지스터 제조방법 | |
| JPS6318677A (ja) | ３−５族半導体装置 | |
| JPS59208878A (ja) | 深いデイプレツシヨンモ−ドで作動する電界効果トランジスタ | |
| JPS61163662A (ja) | 電界効果トランジスタの製造方法 |