JPH036153A - ラインドライバ回路 - Google Patents
ラインドライバ回路Info
- Publication number
- JPH036153A JPH036153A JP14034389A JP14034389A JPH036153A JP H036153 A JPH036153 A JP H036153A JP 14034389 A JP14034389 A JP 14034389A JP 14034389 A JP14034389 A JP 14034389A JP H036153 A JPH036153 A JP H036153A
- Authority
- JP
- Japan
- Prior art keywords
- input
- waveform
- transformer
- generated
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 230000002159 abnormal effect Effects 0.000 claims abstract description 9
- 230000005540 biological transmission Effects 0.000 claims abstract description 3
- 229920006395 saturated elastomer Polymers 0.000 claims description 3
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はライントライノく回路に関し、特Ｇこノくイボ
ーラ波形に代表される矩形波伝送を行なうディジタル回
線のライントライノ（回路に関する。
ーラ波形に代表される矩形波伝送を行なうディジタル回
線のライントライノ（回路に関する。
従来、この種のライントライノく回路の異常入力に対す
る保護方式は、抵抗により流れる電流を常に一定のレベ
ル以下に制限する方式と、ヒユーズにより一定値以上の
電流が継続して流れたら回路をしゃ断する方式とがある
。
る保護方式は、抵抗により流れる電流を常に一定のレベ
ル以下に制限する方式と、ヒユーズにより一定値以上の
電流が継続して流れたら回路をしゃ断する方式とがある
。
上述した従来のライントライノく保護方式Ｇこお１）て
、抵抗により電流を制限する方式では、抵抗て゛電力が
むだに消費されるという欠点があり、またヒユーズを用
いた方式では切れたヒユーズを交換しなければ再び回路
を動作させること力≦できな（Ｘという欠点がある。
、抵抗により電流を制限する方式では、抵抗て゛電力が
むだに消費されるという欠点があり、またヒユーズを用
いた方式では切れたヒユーズを交換しなければ再び回路
を動作させること力≦できな（Ｘという欠点がある。
本発明の目的は上述した欠点を除去し、抵抗番こよる電
力の浪費とヒユーズ交換を排除したラインドライバ回路
を提供することにある。
力の浪費とヒユーズ交換を排除したラインドライバ回路
を提供することにある。
本発明の回路は、１次側からパルス幅ｔの矩形波列を入
力しこの入力による駆動電流によって駆動されて２次側
から所望の出力を得るトランスを用いたラインドライバ
回路において、充電電流の流通期間が前記駆動電流をｔ
時間以上確保できるように回路抵抗分を加味して設定し
た静電容量を有するコンデンサを前記トランスの一次側
に直列接続して正常入力を１次側から２次側へ伝送せし
めるとともに、異常入力時には前記コンデンサを飽和状
態に充電して駆動電流の発生を抑止し異常入力の伝送遮
断を行なう手段を備えて備えて構成される。
力しこの入力による駆動電流によって駆動されて２次側
から所望の出力を得るトランスを用いたラインドライバ
回路において、充電電流の流通期間が前記駆動電流をｔ
時間以上確保できるように回路抵抗分を加味して設定し
た静電容量を有するコンデンサを前記トランスの一次側
に直列接続して正常入力を１次側から２次側へ伝送せし
めるとともに、異常入力時には前記コンデンサを飽和状
態に充電して駆動電流の発生を抑止し異常入力の伝送遮
断を行なう手段を備えて備えて構成される。
次に、図面を参照して本発明を説明する。
第１図は本発明のラインドライバ回路の一実施例の回路
図を示し、中性点を一次側に有するトランス１と、トラ
ンス１の１次側の直流抵抗分としてのトランス抵抗分２
，３．１次側に直列接続したコンデンサ４，５を備えて
成り、なお第１図には入力端子７，８．９および出力端
子１０．１１を併記して示す。
図を示し、中性点を一次側に有するトランス１と、トラ
ンス１の１次側の直流抵抗分としてのトランス抵抗分２
，３．１次側に直列接続したコンデンサ４，５を備えて
成り、なお第１図には入力端子７，８．９および出力端
子１０．１１を併記して示す。
第２図は第１図の実施例の主要波形図であり、トランス
１の１次側の入力端子７，９からはそれぞれ第２図ａ、
ｃで示す入力波形が供給される。
１の１次側の入力端子７，９からはそれぞれ第２図ａ、
ｃで示す入力波形が供給される。
これら入力波形は、パルス幅ｔの矩形波列で、入力端子
８から供給される直流電圧ＶＣＣと接地レベルＧＮＤで
設定される値を有し、入力波形Ｃは入力波形ａの矩形波
の中間位置で発生する矩形波列で、この入力波形ａ、Ｃ
によって発生する駆動電流す、ｄによって駆動されたト
ランス１の２次側の出力端子１０．１１間には出力波形
ｅで示すバイポーラ波形を発生させている。
８から供給される直流電圧ＶＣＣと接地レベルＧＮＤで
設定される値を有し、入力波形Ｃは入力波形ａの矩形波
の中間位置で発生する矩形波列で、この入力波形ａ、Ｃ
によって発生する駆動電流す、ｄによって駆動されたト
ランス１の２次側の出力端子１０．１１間には出力波形
ｅで示すバイポーラ波形を発生させている。
正常時の入力波形ａ、ｃはそれぞれ、を秒以上ＧＮＤレ
ベルが継続することはなく、コンデンサ４．５の静電容
量は、入力による充電電流がトランス１を駆動するに必
要な駆動電流を少なくともｔ秒確保できるようにトラン
ス抵抗分２．３を含んでその時定数が決定される値とし
て設定される。
ベルが継続することはなく、コンデンサ４．５の静電容
量は、入力による充電電流がトランス１を駆動するに必
要な駆動電流を少なくともｔ秒確保できるようにトラン
ス抵抗分２．３を含んでその時定数が決定される値とし
て設定される。
いま、第２図に示すように、入力波形ａに障害発生点６
で障害が発生し、入力端子７が継続的にＧＮＤレベルに
保持されると、トランス１に流れる駆動電流すはｔに比
して十分長い時間にわたって第２図すに示す如く徐徐に
減少していき、コンデンサ４はＶＣＣによって飽和状態
に充電され、駆動電流すは流れなくなり、入力端子７の
ＧＮＤレベルにおかれた影響はトランスの２次側には現
われず第２図ｅに示す如くなり、こうして異常入力によ
る影響発生は遮断、排除される。
で障害が発生し、入力端子７が継続的にＧＮＤレベルに
保持されると、トランス１に流れる駆動電流すはｔに比
して十分長い時間にわたって第２図すに示す如く徐徐に
減少していき、コンデンサ４はＶＣＣによって飽和状態
に充電され、駆動電流すは流れなくなり、入力端子７の
ＧＮＤレベルにおかれた影響はトランスの２次側には現
われず第２図ｅに示す如くなり、こうして異常入力によ
る影響発生は遮断、排除される。
なお、第１図の実施例では、トランスｌの１次側を中性
点を有する２人力構成としたが、これを１人力構成とし
ても同様に実施しうろことは明らかである。
点を有する２人力構成としたが、これを１人力構成とし
ても同様に実施しうろことは明らかである。
以上説明したように本発明によれば、コンデンサの充電
特性を利用することにより、障害時に駆動電流をしゃ断
できる簡素な構成のラインドライバ回路が実現できると
いう効果がある。
特性を利用することにより、障害時に駆動電流をしゃ断
できる簡素な構成のラインドライバ回路が実現できると
いう効果がある。
第１図は本発明のラインドライバ回路の一実施例を示す
回路図、第２図は第１図の実施例の主要波形図である。 １・・・トランス、２．３・・・トランス抵抗分、４゜
５・・・コンデンサ、６・・・障害発生点、７．８．９
・・・入力端子、１０．１１・・・出力端子、ａ・・・
入力波形、ｂ・・・駆動電流、Ｃ・・・入力波形、ｄ・
・・駆動電流、ｅ・・・出力波形。
回路図、第２図は第１図の実施例の主要波形図である。 １・・・トランス、２．３・・・トランス抵抗分、４゜
５・・・コンデンサ、６・・・障害発生点、７．８．９
・・・入力端子、１０．１１・・・出力端子、ａ・・・
入力波形、ｂ・・・駆動電流、Ｃ・・・入力波形、ｄ・
・・駆動電流、ｅ・・・出力波形。
Claims (1)
- 【特許請求の範囲】 １次側からパルス幅ｔの矩形波列を入力しこの入力によ
る駆動電流によって駆動されて２次側から所望の出力を
得るトランスを用いたラインドライバ回路において、 充電電流の流通期間が前記駆動電流をｔ時間以上確保で
きるように回路抵抗分を加味して設定した静電容量を有
するコンデンサを前記トランスの一次側に直列接続して
正常入力を１次側から２次側へ伝送せしめるとともに、
異常入力時には前記コンデンサを飽和状態に充電して駆
動電流の発生を抑止し異常入力の伝送遮断を行なう手段
を備えて成ることを特徴とするラインドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14034389A JPH036153A (ja) | 1989-06-01 | 1989-06-01 | ラインドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14034389A JPH036153A (ja) | 1989-06-01 | 1989-06-01 | ラインドライバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036153A true JPH036153A (ja) | 1991-01-11 |
Family
ID=15266625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14034389A Pending JPH036153A (ja) | 1989-06-01 | 1989-06-01 | ラインドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036153A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4957874A (en) * | 1987-11-27 | 1990-09-18 | Nec Corporation | Self-aligned Bi-CMOS device having high operation speed and high integration density |
-
1989
- 1989-06-01 JP JP14034389A patent/JPH036153A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4957874A (en) * | 1987-11-27 | 1990-09-18 | Nec Corporation | Self-aligned Bi-CMOS device having high operation speed and high integration density |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866556A (en) | Circuit arrangement of a self protecting power switch | |
| JP3550453B2 (ja) | インバータ装置 | |
| JPH01187613A (ja) | Ｉｐｓ絶縁式スイッチモード電源コントローラ | |
| JPH098624A (ja) | 信号伝達装置 | |
| JPH036153A (ja) | ラインドライバ回路 | |
| US6693804B2 (en) | Switching power supply circuit | |
| EP0684755B1 (en) | A supply circuit for a gas-discharge lamp, particularly for motor vehicles | |
| JPH10262325A (ja) | 圧電アクチュエータ駆動電源装置 | |
| JPH07298613A (ja) | 電源装置 | |
| JP2677918B2 (ja) | パルス出力回路 | |
| JPH0823672A (ja) | スイッチング電源装置およびその絶縁方法 | |
| SU1171920A1 (ru) | Блок управлени преобразовател напр жени | |
| SU995331A1 (ru) | Транзисторный коммутатор с защитой от перегрузки | |
| WO1999059242A3 (en) | A method of reducing distortion and noise of square-wave pulses, a circuit for generating minimally distorted pulses and use of method and circuit | |
| JPH0247896B2 (ja) | ||
| JPH0471285B2 (ja) | ||
| JPS63194413A (ja) | パルス信号送出回路 | |
| SU1192014A1 (ru) | Генератор модулированных колебаний непромышленной частоты в цеп х токов нулевой последовательности | |
| JPS6313673A (ja) | ア−ク溶接電源 | |
| KR960002041Y1 (ko) | 스위칭모드파우어서플라이(smps) 전원공급회로 | |
| JPS62266904A (ja) | 過電流保護回路 | |
| JPH023569B2 (ja) | ||
| JPH0541646A (ja) | トランス駆動回路 | |
| JPH10256996A (ja) | 制御電圧出力回路 | |
| JPS63245121A (ja) | ダイオ−ドスイツチ回路 |