JPH0362303B2 - - Google Patents
Info
- Publication number
- JPH0362303B2 JPH0362303B2 JP62063026A JP6302687A JPH0362303B2 JP H0362303 B2 JPH0362303 B2 JP H0362303B2 JP 62063026 A JP62063026 A JP 62063026A JP 6302687 A JP6302687 A JP 6302687A JP H0362303 B2 JPH0362303 B2 JP H0362303B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- compound semiconductor
- indium gallium
- gallium arsenide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
〔概要〕
この発明は、界面量子化されたキヤリアを利用
する半導体装置において、 InxGa1-xAs半導体層とInxGa1-xＰ半導体層と
でヘテロ接合を形成し、該InxGa1-xＰ半導体層を
キヤリア供給層、該InxGa1-xAs半導体層をキヤ
リアのチヤネルとすることにより、 キヤリア濃度の増大、安定化の向上などを実現
するものである。 〔産業上の利用分野〕 本発明は半導体装置、特に界面量子化されたキ
ヤリアを利用する高電子移動度電界効果トランジ
スタ（HEMT）等の化合物半導体装置の改善に
関する。 例えばHEMTでは空間分離ドーピングとヘテ
ロ接合界面による量子化によつて電子の移動度を
高めており、高速デバイスとして強い期待が寄せ
られているが、なお後述の如く改善が要望されて
いる。 〔従来の技術〕 ヘテロ接合界面によるキヤリアの量子化と空間
分離ドーピングにより高いキヤリア移動度を実現
している半導体装置の例として、HEMTの一例
の模式断面図及びエネルギーバンド図を第４図
ａ，ｂに示す。 その半導体装置は半絶縁性砒化ガリウム
（GaAs）基板２１上に、バツフア層とチヤネル
層を兼ねるノンドープのｉ型GaAsチヤネル層２
３と、これより電子親和力が小さい砒化アルミニ
ウムガリウム（AlxGa1-xAs）からなるｎ型電子
供給層２４が積層され、このAlGaAs電子供給層
２４からGaAs層２３へ遷移した電子によつてヘ
テロ接合界面近傍に２次元電子ガス２６が形成さ
れる。この２次元電子ガス２６は不純物散乱によ
る移動度低下が殆どなく、格子散乱が減少する例
えば77K程度以下の低温において最も高い移動度
が得られる。 この半導体基体上にソース、ドレイン電極２８
とゲート電極２９を設け、ゲート電極２９による
シヨツトキ空乏層で２次元電子ガス２６の面濃度
を制御してトランジスタ動作が行われる。 このHEMTの電子供給層であるAlxGa1-xAs層
２４のAlAsとGaAsの混晶比ｘは、２次元電子ガ
ス２６の移動度μn及び面濃度Nsを比較検討して
選択されるが、移動度μnはｘ＝0.2〜0.3程度で最
大となり、また面濃度Nsからはｉ形GaAs層２３
との伝導帯のエネルギー準位差を0.24eV程度以
上、従つてｘ＝0.30程度以上とすることが望まし
い。 しかしながら他方において、AlxGa1-xAsの混
晶比ｘを0.25程度より大きくすればドープしたSi
等がDXセンターと呼ばれる深いドナー準位を形
成する。このためにドーピング量を増加してもこ
れに見合つて２次元電子ガス２６の面濃度Nsが
増大せず、更に200K程度以下で赤外線が入射す
ればDXセンターから伝導帯に電子が励起され、
光照射を停止してこの伝導電子がドナー準位に落
ちないPPC（persistent photo conductivity）等
の現象を示す。 従つて上述の如きGaAs／AlGaAs系HEMTで
は、ドレイン電流、伝達コンダグタンスgm等が
制約され、更にこれらの特性及び閾値電圧Vth等
に大きい温度依存性が現れて動作の安定性が低下
している。 この様な問題点のあるGaAs／AlGaAs系
HEMTを改善するために、本出願人は先に特願
昭58−195579号により第４図ｃにエネルギーバン
ド図を示す下記の構造を提供している。 該発明による半導体装置は、電子供給層２４Ａ
を燐化インジウムガリウム（In0.48Ga0.52Ｐ）によ
つて形成する。InGapはDXセンターが形成され
ないために、２次元電子ガス２６の面濃度Nsの
増大、動作の安定性の改善を実現するのみなら
ず、その構成元素にアルミニウム（Al）を含ま
ないために、有機金属熱分解気相成長（MO−
CVD）法などの気相成長プロセス中及び成長後
の化学安定性が向上する効果も得ている。 〔発明が解決しようとする問題点〕 前記先願発明は上述の如き効果を与えている
が、その利点を損なうことなく２次元電子ガスの
面濃度Nsを更に増加するなどの改善を推進して、
高速デバイスとして期待が大きいHEMT等の性
能を向上することを目的とする。 〔問題点を解決するための手段〕 前記問題点は、インジウムガリウム砒素化合物
（InxGa1-xAs）半導体層と、不純物をドープした
インジウムガリウム燐化合物（InxGa1-xＰ）半導
体層とのヘテロ接合を備えて、該InxGa1-xAs半
導体層を界面量子化されたキヤリアのチヤネルと
する本発明による半導体装置により解決される。 〔作用〕 本発明に用いるInxGa1-xAsのヘテロ接合は、
例えば前者をGaAsに格子整合するIn0.48Ga0.52Ｐ
とし後者をIn0.15Ga0.85Asとした場合にΔEc＝
0.32eVとなり、先願発明のIn0.48Ga0.52Ｐ／GaAs
ヘテロ接合のΔEc＝0.2eVより大きい伝導帯エネ
ルギー準位差が得られ、２次元電子ガスの面濃度
Nsの増大が達成される。 なおInxGa1-xAsをチヤネル層に用いることは、
例えばインジウム燐（InP）基板上でｘ＝0.53程
度のInxGa1-xAsをチヤネル層とし、InPを電子供
給層とする例（例えば特開昭58−196057号、特開
昭59−5675号）等で従来知られているが、この様
な従来例でもΔEc＝0.2eV程度である。 ただしInxGa1-xAsは、半導体装置の基板とし
て多く用いられるGaAsに対して格子定数に差が
あり、本半導体装置をGaAs基板を用いて実現す
るには、例えばこのInxGa1-xAs半導体層を量子
化されたキヤリアのチヤネルとして必要な数10mm
程度以下の厚さに止めて格子不整合による転位の
発生を防止するか、或いはGaAs半導体基板上に
格子定数差を調和するバツフア層を介して、Inx
Ga1-xAs半導体層及びInxGa1-xＰ半導体層を相互
に格子整合させて成長するなどの構造を用いる。 〔実施例〕 以下本発明を実施例により具体的に説明する。 第１図ａ，ｂは本発明の第１の実施例を示す模
式断面図及びエネルギーバンド図である。 本実施例の半導体基体は半絶縁性GaAs基板１
上に、AlGaAsバツフア層２、InGaAsチヤネル
層３、InGaP電子供給層４、GaAs層５が例えば
下記の如くMO−CVD法により形成されている。
する半導体装置において、 InxGa1-xAs半導体層とInxGa1-xＰ半導体層と
でヘテロ接合を形成し、該InxGa1-xＰ半導体層を
キヤリア供給層、該InxGa1-xAs半導体層をキヤ
リアのチヤネルとすることにより、 キヤリア濃度の増大、安定化の向上などを実現
するものである。 〔産業上の利用分野〕 本発明は半導体装置、特に界面量子化されたキ
ヤリアを利用する高電子移動度電界効果トランジ
スタ（HEMT）等の化合物半導体装置の改善に
関する。 例えばHEMTでは空間分離ドーピングとヘテ
ロ接合界面による量子化によつて電子の移動度を
高めており、高速デバイスとして強い期待が寄せ
られているが、なお後述の如く改善が要望されて
いる。 〔従来の技術〕 ヘテロ接合界面によるキヤリアの量子化と空間
分離ドーピングにより高いキヤリア移動度を実現
している半導体装置の例として、HEMTの一例
の模式断面図及びエネルギーバンド図を第４図
ａ，ｂに示す。 その半導体装置は半絶縁性砒化ガリウム
（GaAs）基板２１上に、バツフア層とチヤネル
層を兼ねるノンドープのｉ型GaAsチヤネル層２
３と、これより電子親和力が小さい砒化アルミニ
ウムガリウム（AlxGa1-xAs）からなるｎ型電子
供給層２４が積層され、このAlGaAs電子供給層
２４からGaAs層２３へ遷移した電子によつてヘ
テロ接合界面近傍に２次元電子ガス２６が形成さ
れる。この２次元電子ガス２６は不純物散乱によ
る移動度低下が殆どなく、格子散乱が減少する例
えば77K程度以下の低温において最も高い移動度
が得られる。 この半導体基体上にソース、ドレイン電極２８
とゲート電極２９を設け、ゲート電極２９による
シヨツトキ空乏層で２次元電子ガス２６の面濃度
を制御してトランジスタ動作が行われる。 このHEMTの電子供給層であるAlxGa1-xAs層
２４のAlAsとGaAsの混晶比ｘは、２次元電子ガ
ス２６の移動度μn及び面濃度Nsを比較検討して
選択されるが、移動度μnはｘ＝0.2〜0.3程度で最
大となり、また面濃度Nsからはｉ形GaAs層２３
との伝導帯のエネルギー準位差を0.24eV程度以
上、従つてｘ＝0.30程度以上とすることが望まし
い。 しかしながら他方において、AlxGa1-xAsの混
晶比ｘを0.25程度より大きくすればドープしたSi
等がDXセンターと呼ばれる深いドナー準位を形
成する。このためにドーピング量を増加してもこ
れに見合つて２次元電子ガス２６の面濃度Nsが
増大せず、更に200K程度以下で赤外線が入射す
ればDXセンターから伝導帯に電子が励起され、
光照射を停止してこの伝導電子がドナー準位に落
ちないPPC（persistent photo conductivity）等
の現象を示す。 従つて上述の如きGaAs／AlGaAs系HEMTで
は、ドレイン電流、伝達コンダグタンスgm等が
制約され、更にこれらの特性及び閾値電圧Vth等
に大きい温度依存性が現れて動作の安定性が低下
している。 この様な問題点のあるGaAs／AlGaAs系
HEMTを改善するために、本出願人は先に特願
昭58−195579号により第４図ｃにエネルギーバン
ド図を示す下記の構造を提供している。 該発明による半導体装置は、電子供給層２４Ａ
を燐化インジウムガリウム（In0.48Ga0.52Ｐ）によ
つて形成する。InGapはDXセンターが形成され
ないために、２次元電子ガス２６の面濃度Nsの
増大、動作の安定性の改善を実現するのみなら
ず、その構成元素にアルミニウム（Al）を含ま
ないために、有機金属熱分解気相成長（MO−
CVD）法などの気相成長プロセス中及び成長後
の化学安定性が向上する効果も得ている。 〔発明が解決しようとする問題点〕 前記先願発明は上述の如き効果を与えている
が、その利点を損なうことなく２次元電子ガスの
面濃度Nsを更に増加するなどの改善を推進して、
高速デバイスとして期待が大きいHEMT等の性
能を向上することを目的とする。 〔問題点を解決するための手段〕 前記問題点は、インジウムガリウム砒素化合物
（InxGa1-xAs）半導体層と、不純物をドープした
インジウムガリウム燐化合物（InxGa1-xＰ）半導
体層とのヘテロ接合を備えて、該InxGa1-xAs半
導体層を界面量子化されたキヤリアのチヤネルと
する本発明による半導体装置により解決される。 〔作用〕 本発明に用いるInxGa1-xAsのヘテロ接合は、
例えば前者をGaAsに格子整合するIn0.48Ga0.52Ｐ
とし後者をIn0.15Ga0.85Asとした場合にΔEc＝
0.32eVとなり、先願発明のIn0.48Ga0.52Ｐ／GaAs
ヘテロ接合のΔEc＝0.2eVより大きい伝導帯エネ
ルギー準位差が得られ、２次元電子ガスの面濃度
Nsの増大が達成される。 なおInxGa1-xAsをチヤネル層に用いることは、
例えばインジウム燐（InP）基板上でｘ＝0.53程
度のInxGa1-xAsをチヤネル層とし、InPを電子供
給層とする例（例えば特開昭58−196057号、特開
昭59−5675号）等で従来知られているが、この様
な従来例でもΔEc＝0.2eV程度である。 ただしInxGa1-xAsは、半導体装置の基板とし
て多く用いられるGaAsに対して格子定数に差が
あり、本半導体装置をGaAs基板を用いて実現す
るには、例えばこのInxGa1-xAs半導体層を量子
化されたキヤリアのチヤネルとして必要な数10mm
程度以下の厚さに止めて格子不整合による転位の
発生を防止するか、或いはGaAs半導体基板上に
格子定数差を調和するバツフア層を介して、Inx
Ga1-xAs半導体層及びInxGa1-xＰ半導体層を相互
に格子整合させて成長するなどの構造を用いる。 〔実施例〕 以下本発明を実施例により具体的に説明する。 第１図ａ，ｂは本発明の第１の実施例を示す模
式断面図及びエネルギーバンド図である。 本実施例の半導体基体は半絶縁性GaAs基板１
上に、AlGaAsバツフア層２、InGaAsチヤネル
層３、InGaP電子供給層４、GaAs層５が例えば
下記の如くMO−CVD法により形成されている。
【表】
本実施例ではバツフア層２をｘ＝0.2〜0.3程度
のAlxGa1-xAs層としているが、これは例えば
1011Ωcm程度以上の高い抵抗率を得るためであ
る。なおこのバツフア層２にAlGaAsを用いても
ノンドープの高抵抗層であるために前記の問題は
生じない。またバツフア層２をGaAs或いはIn0.48
Ga0.52Ｐなどとすることも可能であり、この場合
にはそのエネルギーバンドが第１図ｂに破線で例
示する形状となる。 本実施例の構成では結晶欠陥の発生も考慮し
て、InxGa1-xAsチヤネル層３の混晶比ｘを例え
ば0.15〜0.20、厚さを例えば10〜15mm程度に選択
する。ｘを大きくすればIn0.48Ga0.52Ｐ電子供給層
４との間のΔEcが大きくなるが、GaAsとの格子
定数差も大きく厚さが制限される。本実施例では
これらを例えば下記データ例に示す値としてい
る。 この半導体基体上にソース，ドレイン電極８を
例えば金ゲルマニウム／金（AuGe／Au）を用
いてパターニングし、熱処理を行つてInGaAsチ
ヤネル層３に達する深さに合金領域８Ａを形成す
る。 またゲート電極９をGaAs層５上に例えばAlを
用いて配設する。この様にゲート電極９をGaAs
層５上に設けることにより、In0.48Ga0.52Ｐ電子供
給層４上に設けるより大きいシヨツトキバリア高
さが得られる。 第２図は本実施例と前記先願発明の半導体基体
について、温度300K及び77Kにおける２次元電
子ガス６の面濃度Ns及び移動度μnの平均値を示
す図であり、MO−CVD法によつて成長した各
試料のIn0.48Ga0.52Ｐ電子供給層４は不純物濃度１
×1018cm-3、厚さ37mmとしている。 ▲と△で示す本発明の実施例はInxGa1-xAsチ
ヤネル層３の混晶比ｘを0.15、厚さを8.7mm、■
と□で示す実施例はInGaAsチヤネル層３の混晶
比ｘを0.15、厚さを17mmとしている。また先願発
明の試料は●と○で示し、▲、■、●は300K、
△、□、○は77Kを示す。 本データ例から２次元電子ガス６の面濃度Ns
が本発明により顕著に増大することが明らかであ
り、In0.48Ga0.52Ｐ電子供給層４の不純物濃度を本
実施例の１×1018cm-3より高くすれば、面濃度Ns
を更に増加させることができる。 なお移動度μnは常温300Kにおいては同等と見
做される。低温では従来知られている事実と同様
に面濃度Nsの増加に伴う移動度μnの減少傾向が
見られて、使用目的に即して両者の兼ね合いを
InxGa1-xAsチヤネル層３の厚さ等により選択す
ることとなる。 また第３図は本発明の第２の実施例を示す模式
断面図である。 本実施例の半導体基体は半絶縁性GaAs基板１
１上に、超格子構造のバツフア層とチヤネル層を
兼ねるInGaAs層１３、InGaP電子供給層１４を
例えば下記の如くMO−CVD法により形成し、
ソース、ドレイン電極１８、ゲート電極１９を設
けている。
のAlxGa1-xAs層としているが、これは例えば
1011Ωcm程度以上の高い抵抗率を得るためであ
る。なおこのバツフア層２にAlGaAsを用いても
ノンドープの高抵抗層であるために前記の問題は
生じない。またバツフア層２をGaAs或いはIn0.48
Ga0.52Ｐなどとすることも可能であり、この場合
にはそのエネルギーバンドが第１図ｂに破線で例
示する形状となる。 本実施例の構成では結晶欠陥の発生も考慮し
て、InxGa1-xAsチヤネル層３の混晶比ｘを例え
ば0.15〜0.20、厚さを例えば10〜15mm程度に選択
する。ｘを大きくすればIn0.48Ga0.52Ｐ電子供給層
４との間のΔEcが大きくなるが、GaAsとの格子
定数差も大きく厚さが制限される。本実施例では
これらを例えば下記データ例に示す値としてい
る。 この半導体基体上にソース，ドレイン電極８を
例えば金ゲルマニウム／金（AuGe／Au）を用
いてパターニングし、熱処理を行つてInGaAsチ
ヤネル層３に達する深さに合金領域８Ａを形成す
る。 またゲート電極９をGaAs層５上に例えばAlを
用いて配設する。この様にゲート電極９をGaAs
層５上に設けることにより、In0.48Ga0.52Ｐ電子供
給層４上に設けるより大きいシヨツトキバリア高
さが得られる。 第２図は本実施例と前記先願発明の半導体基体
について、温度300K及び77Kにおける２次元電
子ガス６の面濃度Ns及び移動度μnの平均値を示
す図であり、MO−CVD法によつて成長した各
試料のIn0.48Ga0.52Ｐ電子供給層４は不純物濃度１
×1018cm-3、厚さ37mmとしている。 ▲と△で示す本発明の実施例はInxGa1-xAsチ
ヤネル層３の混晶比ｘを0.15、厚さを8.7mm、■
と□で示す実施例はInGaAsチヤネル層３の混晶
比ｘを0.15、厚さを17mmとしている。また先願発
明の試料は●と○で示し、▲、■、●は300K、
△、□、○は77Kを示す。 本データ例から２次元電子ガス６の面濃度Ns
が本発明により顕著に増大することが明らかであ
り、In0.48Ga0.52Ｐ電子供給層４の不純物濃度を本
実施例の１×1018cm-3より高くすれば、面濃度Ns
を更に増加させることができる。 なお移動度μnは常温300Kにおいては同等と見
做される。低温では従来知られている事実と同様
に面濃度Nsの増加に伴う移動度μnの減少傾向が
見られて、使用目的に即して両者の兼ね合いを
InxGa1-xAsチヤネル層３の厚さ等により選択す
ることとなる。 また第３図は本発明の第２の実施例を示す模式
断面図である。 本実施例の半導体基体は半絶縁性GaAs基板１
１上に、超格子構造のバツフア層とチヤネル層を
兼ねるInGaAs層１３、InGaP電子供給層１４を
例えば下記の如くMO−CVD法により形成し、
ソース、ドレイン電極１８、ゲート電極１９を設
けている。
以上説明した如く本発明によれば、ヘテロ接合
により界面量子化されたキヤリアをチヤネルとす
る半導体装置において、動作の不安定性の排除、
キヤリア濃度の増大などが更に推積され、高速デ
バイスとして期待されるHEMT等に大きい効果
が得られる。
により界面量子化されたキヤリアをチヤネルとす
る半導体装置において、動作の不安定性の排除、
キヤリア濃度の増大などが更に推積され、高速デ
バイスとして期待されるHEMT等に大きい効果
が得られる。
第１図は第１の実施例の模式断面図及びエネル
ギーバンド図、第２図は２次元電子ガスの面濃度
と移動度の例を示す図、第３図は第２の実施例の
模式断面図、第４図は従来例の模式断面図及びエ
ネルギーバンド図である。 図において、１，１１は半絶縁性GaAs基板、
２はノンドープのAlGaAsバツフア層、１２は
GaAs／InAs超格子構造のバツフア層、３，１３
はInxGa1-xAsチヤネル層、４，１４はInxGa1-x
Ｐ電子供給層、５はノンドープのGaAs層、６，
１６は２次元電子ガス、８，１８はソース、ドレ
イン電極、９，１９はゲート電極を示す。
ギーバンド図、第２図は２次元電子ガスの面濃度
と移動度の例を示す図、第３図は第２の実施例の
模式断面図、第４図は従来例の模式断面図及びエ
ネルギーバンド図である。 図において、１，１１は半絶縁性GaAs基板、
２はノンドープのAlGaAsバツフア層、１２は
GaAs／InAs超格子構造のバツフア層、３，１３
はInxGa1-xAsチヤネル層、４，１４はInxGa1-x
Ｐ電子供給層、５はノンドープのGaAs層、６，
１６は２次元電子ガス、８，１８はソース、ドレ
イン電極、９，１９はゲート電極を示す。
Claims (1)
- 【特許請求の範囲】 １ インジウムガリウム砒素化合物半導体層と不
純物をドーブしたインジウムガリウム燐化合物半
導体層とのヘテロ接合を備えて、該インジウムガ
リウム砒素化合物半導体層を界面量子化されたキ
ヤリアのチヤネルとすることを特徴とする半導体
装置。 ２ 前記インジウムガリウム砒素化合物半導体層
が、何れもガリウム砒素化合物単結晶に格子整合
する第３の化合物半導体層と前記インジウムガリ
ウム燐化合物半導体層との間に設けられてなるこ
とを特徴とする特許請求の範囲第１項記載の半導
体装置。 ３ 前記インジウムガリウム砒素化合物半導体層
及び前記インジウムガリウム燐化合物半導体層
が、ガリウム砒素化合物半導体基板上に格子定数
差を緩和する半導体置を介して形成され、該イン
ジウムガリウム砒素化合物半導体層と該インジウ
ムガリウム燐化合物半導体層とが相互に格子整合
することを特徴とする特許請求の範囲第１項記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62063026A JPS63228763A (ja) | 1987-03-18 | 1987-03-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62063026A JPS63228763A (ja) | 1987-03-18 | 1987-03-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63228763A JPS63228763A (ja) | 1988-09-22 |
| JPH0362303B2 true JPH0362303B2 (ja) | 1991-09-25 |
Family
ID=13217406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62063026A Granted JPS63228763A (ja) | 1987-03-18 | 1987-03-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63228763A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0452054B1 (en) * | 1990-04-11 | 1995-07-12 | Hughes Aircraft Company | HEMT structure with passivated structure |
| JP3086748B2 (ja) * | 1991-07-26 | 2000-09-11 | 株式会社東芝 | 高電子移動度トランジスタ |
| JP2581452B2 (ja) * | 1994-06-06 | 1997-02-12 | 日本電気株式会社 | 電界効果トランジスタ |
| US6933542B2 (en) | 2003-02-10 | 2005-08-23 | Matsushita Electric Industrial Co., Ltd. | Field-effect transistor, and integrated circuit device and switching circuit using the same |
-
1987
- 1987-03-18 JP JP62063026A patent/JPS63228763A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63228763A (ja) | 1988-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792832A (en) | Superlattice semiconductor having high carrier density | |
| JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| US5254863A (en) | Semiconductor device such as a high electron mobility transistor | |
| JPH07118531B2 (ja) | ホットエレクトロン・ユニポーラ・トランジスタ | |
| US5351128A (en) | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| JPH0362303B2 (ja) | ||
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| JPH0344919A (ja) | 半導体デバイスの製造方法 | |
| JP2538872B2 (ja) | 半導体装置 | |
| JP2557373B2 (ja) | 化合物半導体装置 | |
| JP2703885B2 (ja) | 半導体装置 | |
| JPS63170A (ja) | 半導体装置 | |
| JP2730511B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS63272080A (ja) | 半導体装置 | |
| JPH04343438A (ja) | 電界効果トランジスタ | |
| JPS62266874A (ja) | 半導体装置 | |
| JP2576232B2 (ja) | 半導体結晶 | |
| EP0249777A2 (en) | Method of making a metal to higher band gap compound semiconductor and contact obtainable by such a method | |
| JPS63172A (ja) | 半導体装置 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPH06151469A (ja) | 化合物半導体装置 | |
| JPH07283396A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH01120871A (ja) | 半導体装置 | |
| JPS61248479A (ja) | 化合物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |