JPH0362511A - 半導体集積回路装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置およびその製造方法に関
し、特にウェハ張り合わせ形５ｏｌ（Ｓｉｌｉｃｏｎ　
Ｏｎ　Ｉｎ５ｕｌａｔｏｒ）構造を有する半導体集積回
路装置に適用して有効な技術に関するものである。

〔従来の技術〕

ウェハ張り合わせ形ＳＯＩ構造を有する半導体集積回路
装置については、例えばアイ・イー・デイ−・エム（Ｉ
ＥＤＭ）８８．Ｐ８７０〜Ｐ８７１　　（”Ａ　ＦＩＩ
ＬＬＹ　ＦＵＮＣＴＩＯＮＡＬ　ＩＫ　ＥＣＬ　ＲＡＭ
　ＯＮ　Ａ　ＢＯＮＤεＤ　ＳＯＩ　ＷＡＦＩＥＲ″）
に記載がある。

上記文献に記載された半導体集積回路装置は、シリコン
単結晶からなる下層基板上に５ｌＯ２からなる絶縁膜を
介して半導体ウェハを接合し、この半導体ウェハの主面
にバイポーラ・トランジスタを形成したものである。

〔発明が解決しようとする課題〕

前記従来技術においては、あらかじめ半導体ウェハの表
面にＳｉＯ２からなる絶縁膜を形成した後、別途用意し
た単結晶シリコンからなる下層基板上に前記半導体ウェ
ハを重ね合わせ、熱処理によって両者を接合している。

ところが、このＳ○工槽構造、半導体ウェハと絶縁膜と
の間の熱膨張係数の相違などによってそれらの界面に熱
応力が発生し、この熱応力に起因して半導体ウェハに熱
歪転移が発生するため、素子の電気特性が劣化するとい
う問題があった。

本発明の目的は、下層基板上に絶縁膜を介して半導体ウ
ェハを接合したＳＯＩ構造の半導体集積回路装置におい
て、半導体ウェハと絶縁膜との界面で発生する熱応力に
起因する熱歪転移の発生を有効に防止することのできる
技術を提供することにある。

本発明の他の目的は、上記目的を達成するとともに、Ｓ
ｏ　Ｉｉ造を有する半導体集積回路装置の製造コストを
低減することのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。

本願の一発明は、多結晶シリコンからなる下層基板上に
絶縁膜を介して半導体ウェハを接合したＳＯＩ構造の半
導体集積回路装置である。

〔作用〕

ダイヤモンド形結晶構造を有する単結晶シリコンの機械
的強度は、主としてその結晶面方位に依存性を有しでい
る。従って、半導体ウェハおよび下層基板のそれぞれを
単結晶シリコンで構成した従来のＳＯＩ構造においては
、半導体ウェハおよび下層基板のそれぞれと絶縁膜との
間に生じる熱応力が機械的強度の弱い結晶面方位に集中
するため、半導体ウェハおよび下層基板のそれぞれに熱
歪転移が発生する。

これに対して、多結晶シリコンの機械的強度は、結晶面
方位依存性を有していないため、下層基板を多結晶シリ
コンで構成した本発明のＳＯＩ構造においては、絶縁膜
との間に生じる熱応力が多結晶シリコンによって分散さ
れるとともに、多結晶シリコンの結晶粒界で吸収、緩和
されるので、上記熱応力に起因する半導体ウェハの熱歪
転移の発生が防止される。

また、多結晶シリコンは、単結晶シリコンよりも製造コ
ストが安価であるため、下層基板を多結晶シリコンで構
成した本発明のＳＯＩ構造は、下層基板を単拮晶シリコ
ンで構成した従来のＳｏｌ構造に比べて製造コストが低
減される。

〔実施例〕

第１図に示すように、本実施例は、絶縁膜ｌを介して下
層基板２上に接合された半導体基板（ウェハ）３の主面
にバイポーラ・トランジスタを形成したＳ○工槽構造半
導体集積回路装置である。

上記下層基板２は、多結晶シリコンにより構成され、半
導体基板３は、例えばｎ−形単結晶シリコンにより構成
されている。また、絶縁膜ｌは、この半導体基板３の表
面を熱処理して形成したＳｉ○、により構成されている
。

ＳｉＯ２からなるフィールド絶縁膜４で周囲を囲まれた
半導体基板３の所定の主面部には、アンチモン（ｓｂ）
などのｎ形不純物の拡散により形成されたコレクタ埋込
み層５が設けられている。

上記フィールド絶縁膜４の一部は、コレクタ埋込み層５
の周囲の半導体基板３に設けられたａ６を通じて前記絶
１Ｍ＃１に達している。コレクタ埋込み層５の上に設け
られたシリコンエピタキシャル層７の主面には、ｎ形半
導体領域からなるベース拡散層８が設けられている。こ
のベース拡散層８には、ｐ形不純物（例えば、ホウＳ）
を導入したポリシリコンからなるベース引出し電極９が
接続されている。

上記ベース拡散層８の一部には、ｎ形半導体領域からな
るエミッタ拡散層１０が設けられている。

このエミッタ拡散層１０には、ｎ形不純物（例えば、ヒ
素）を導入したポリシリコンからなるエミッタ引出し電
極１１が接続されている。エミッタ引出し電極１１と前
記ベース引出し電極９とは、Ｓｉｎ、からなる絶縁膜１
２を介して互いに絶縁されている。

前記コレクタ埋込み層５の一部には、ｎ形半導体領域か
らなるコレクタ引上げ層１３が設けられている。このコ
レクタ引上げ層１３は、前記シリコンエピタキシャル層
７にｎ形不純物（例えば、ヒ素）を導入して形成される
。コレクタ引上げ層１３と前記ベース引出し電極９とは
、フィールド絶縁膜４を介して互いに絶縁されている。

ベース引出し電極９には、ベース電極１４が接続されて
いる。このベース電極１４は、前記絶縁膜１２およびそ
の上に堆積された、例えばＰＳＧ（Ｐｈｏｓｐｈｏ　５
ｉｌｉｃａｔｅ　Ｇｌａｓｓ）からなる層間絶縁膜１５
に設けたスルーホール１６ａを通じてペース９出し電極
９に接続されている。ベース電極１４は、例えばＰｔＳ
ｉｘ　　（プラチナシリサイド〉からなる導電層１７と
、チタンナイトライド（Ｔ　ｉ　Ｎ）やチタンタングス
テン（ＴｉＷ）からなるバリヤメタル層１８と、アルミ
ニウム層１９とからなる複合膜構造を有している。

エミッタ引出し電極１１には、エミッタ電極２０が４ス
されている。このエミッタ電極２０は、絶縁膜１２およ
び層間絶縁膜１５に設けたスルーホール１６ｂを通じて
エミッタ引出し電極１１に接続されている。エミッタ電
極２０は、前記ベース電極１４と同様、導電層１７、バ
リヤメタル層１８およびアルミニウム層１９からなる複
合膜構造を有している。

コレクタ引上げ層１３には、コレクタ電極２１が接続さ
れている。このコレクタ電極２１は、絶縁膜１２および
層間絶縁膜１５に設けたコンタクトホール２２を通じて
コレクタ引上げ層１３に接続されている。コレクタ電極
２１は、前記ベース電極１４、エミッタ電極２０と同様
、導電層１７、バリヤメタル層１８およびアルミニウム
層１９からなる複合膜構造を有している。

次に、上記半導体集積回路装置の下層基板２と半導体基
板（ウェハ）３とを張り合わせる工程を第２図〜第５図
を用いて説明する。

まず、ｎ−形単結晶シリコンからなる半導体ウェハ３を
用意する。この半導体ウェハ３は、例えれた単結晶シリ
コンのインゴットを厚さ５００μｍ程度にスライスした
後、その主面および裏面をポリッシングなどにより鏡面
処理したものである。

次に、このウェハ３を熱処理することに゛より、第２図
に示すように、その表面全体にＳ】０２からなる絶縁膜
（熱酸化膜）１を形成する。

他方、第３図に示すような下層基板２を用意する。この
下層基板２は、例えば前記単結晶シリコンの原料となる
バルク状の多結晶シリコンを厚さ５００μｍ程度にスラ
イスしてウェハ状に加工した後、その主面をポリッシン
グなどにより鏡面処理したものである。

次に、第４図に示すように、前記半導体ウェハ３を下層
基板２の主面上に重ね合わせた後、例えば１０００℃〜
１１００℃程度の高温で熱処理を行い、半導体ウェハ３
と下層基板２とを絶縁膜１を介して熱融着させる。

続いて、第５図に示すように、半導体ウェハ３の主面を
研磨してその厚さを２〜３μｍ程度にし理する。その後
、周知のウェハプロセスを用いてこのウェハ３の主面に
バイポーラ・トランジスタを形成することにより、前記
第１図に示すＳＯＩ構造の半導体集積回路装置が得られ
る。

以上のような本実施例によれば、次のような作用、効果
を得ることができる。

（１）、多結晶シリコンからなる下層基板２上に絶縁膜
１を介して半導体ウェハ３を接合し、この半導体ウェハ
３の主面に集積回路を形成した本実施例によれば、半導
体ウェハ３と下層基板２とを絶縁膜１を介して接合する
際にこの半導体ウェハ３および下層基板２と絶縁膜１と
の間に生じる熱応力や、半導体ウェハ３の主面を研磨す
る際に生じる機械的応力が下層基板２を樋底する多結晶
シリコンによって分散されるとともに、この多結晶シリ
コンの結晶粒界で吸収、緩和される。従って、上記熱応
力に起因する熱歪転移の発生や上記機械的応力に起因す
る結晶欠陥の発生が防止され、この熱歪転移や結晶欠陥
に起因する素子の電気特性のる半導体集積回路装置の信
頼性が向上する。

（２）、多結晶シリコンは、単結晶シリコンよりも製造
コストが安価であるため、下層基板２を多結晶シリコン
で構成した本実施例によれば、５−Ｏｒ槽構造有する半
導体集積回路装置の製造コストを低減することができる
。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

例えば、本発明の半導体ウェハの主面にＣＭＯ３・トラ
ンジスタを形成することにより、ラッチアップ耐性の高
いＳＯＩ構造の半導体集積回路装置の高信頼化ならびに
その製造コストの低減を実現することができる。

〔発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

（１）、多結晶シリコンからなる下層基板上に絶縁膜を
介して半導体ウェハを接合したＳＯＩ構造の半導体集積
回路装置とすることにより、半導体ウェハおよび下層基
板と絶縁膜との間に生じる熱応力が多結晶シリコンによ
って分散されるとともに、その結晶粒界によって吸収、
緩和されるので、この熱応力に起因する熱歪転移の発生
が防止され、半導体集積回路装置の信頼性が向上する。

（２）、５０工構造の半導体集積回路装置において、そ
の下層基板を多結晶シリコン構成することにより、半導
体集積回路装置の製造コストを低減することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例である半導体集積回路装置
の要部断面図、 第２図〜第５図は、この半導体集積回路装置の製造方法
を示す断面図である。 １．１２・・・絶縁膜、２・・・下層基板、３・・・半
導体基板（半導体ウェハ）、４・・・フィールド絶縁膜
、５・・・コレクタ埋込み層、６・・・溝、７・・・シ
リコンエピタキシャル層、８・・・ベース拡散層、９・
・・ベース引出し電極、１０・・・エミッタ拡散層、１
１・・・エミッタ引出し電極、１３・・・コレクタ引上
げ層、１４・・・ベース電極、１５・・・層間絶縁膜、
１６ａ、１６ｂ・・・スルーホール、１７・・・導電層
、１８・・・バリヤメタル層、１９・・・アルミニウム
層、２０・・・エミッタ電極、２１・・・コレクタ電極
、２２・・・コンタクトホール。 第２図

Claims (1)

1. 【特許請求の範囲】 １、絶縁膜を介して下層基板上に接合された半導体ウェ
   ハの主面に所定の集積回路を形成したＳＯＩ構造の半導
   体集積回路装置であって、前記下層基板を多結晶シリコ
   ンで構成したことを特徴とする半導体集積回路装置。 ２、表面が鏡面処理された半導体ウェハを熱処理してそ
   の表面に熱酸化膜を形成する一方、主面が鏡面処理され
   た多結晶シリコンからなる下層基板を用意し、前記半導
   体ウェハと下層基板とを熱処理により接合した後、前記
   半導体ウェハの主面を研磨し、次いで前記半導体ウェハ
   の主面に半導体集積回路を形成することを特徴とする請
   求項１記載の半導体集積回路装置の製造方法。