JPH0362550A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装［（ＩＣ，ＬＳＩ）に係り、
ゲートアレイにおいて出力用グランド電流によるノイズ
の発生及びグランド電位・出力レベルの上昇を低減化す
る技術に関するものである。

〔従来の技術〕

半導体基板（チップ）の−主表面において、内部論理セ
ルＶ囲んで複数の入出力バッファ領域がインターフェー
スとして隣接し配線され、これらの電源、グランド幹線
およびバッファ領域と対にＴＬっている外部パッド（ポ
ンディングパッド）が形成された半導体乗積回路装置に
ついては、日経エレクトロニクス１９８５年６月３日号
ｐ１５１〜ｐ１７７に記載されている。

このような半導体装置において、負荷の大きなシステム
を駆動する場合、ＬＳＩ出力の駆動能カケ上げる必要が
あり、そのために２つ以上の出ヵセル（バッファ）Ｖ並
列に接続して１本化することにより対応することが考え
られる。

ところが駆動能力が上がったことで、出力の同時ＯＮに
よってグランド幹線に流れる電流（グランド電流）も２
倍以上とはって大きたノイズヶ発生させることになる。

また、グランドに流れる電流が大きく耽ることによりグ
ランドのインピーダンス成分によって出力レベルが変動
する。

このようなグランドに発生するノイズな抑える一つの手
段として、従来では使用していはい人出カバッファセル
なグランドに使用することでグランドの補強をすること
が行われた。

〔発明が解決しようとする課題〕

上記した従来技術によれは、未使用の入出力セルをグラ
ンドとして使用することにより、ＬＳＩ全体として使用
可能たセルの数が減ることにより、半導体チップの有効
７．Ｃ利用ができはいとい５問題があった。

本発明は上記した問題を解決するためのもので、その目
的は、半導体チップ表面で使用可能な人出カセルケグラ
ンドの補強によって減少させることはく、グランドイン
ピーダンスを低減できる半導体集積回路装置の提供にあ
る。

〔課題ケ解決するための手段〕

上記目的を解決するために本発明では、基板周辺にそっ
て複数の入出力バッファ領域な有し、それらの電源、グ
ランド幹線及び各バッファ領域と対になっている外部パ
ッドが形成された半導体装置において、４１数の電源、
グランド幹線の中で出力用グランド幹線す最外周に配線
しておき、このグランド幹線と空きになった外部パッド
とな接続してグランドとして使用するものである。

〔作用〕

最外周に配線された出力用グランド幹線と空きパッドを
接続してグランドとして使用することにより、出力端子
に最も近い個所でのノイズの吸収が行われることになり
、同時に低インピーダンス化でき、ＬＳＩ全体としてノ
イズマージンが向上し、出力レベルの変動が抑えられ、
また、空きパッドＹ利用することでチップ面積な有効に
利用することかできる。

〔実施例〕

以下、本発明ケゲートアレイな臂するＬＳＩに適用した
場合の一実施例について図ｔｆｉを参照しながら説明す
る。

第１図はＬＳＩの全体平面概略図である。１は半導体チ
ップ（基板）であって、その主表面の中央部分に内部論
理セル群２が形成され、このｌ！ｉ！埋セル群２な囲ん
でインターフェースとして複数の入出力バッファ領域３
が互いに隣接して配設され、これらはその表面上で単層
または多層のＡＪ（アルミニウム）配線によって相互に
結線されてＬＳＩの回路を構成する。バッファ領域の上
には層間絶縁膜を介して電源用およびグランド幹線用の
Ｍ配線４　、５　、６が配線される。バッファ領域と対
に耽るようにチップ周辺にわたって人１膜から耽る外部
パッド（ボンディング用パッド）７が設けられる。

本発明では電源、グランド幹線のうち２つの出力用グラ
ンド６′１に最外周に配線する構成なとる。

第２図は第１因における入出力バッファ・セル近傍の一
部拡大平面図である。第３図、第４図は第ｚｍニｙケル
ｈ−Ａ：　、　Ｂ　−Ｂ”各切断断市図である。

同区に示されるように、外部端子（パッド）７とバッフ
ァセル３とは下層のＡＡｔｌｌｉｌｌｌ−介して接続さ
れ、システムグランドはグランドライン用パッド７ｇか
らＡ１配紛８、コンタクト部９．１０を介して外部イン
ターフェース回路（バッファセル）に接続される構造ケ
とる。

これらのうち、２つの隣接しあう出力セル３ａ。

３ｂｖ＃ＡのＡ看配＃Ｍ８ａを介して１つの出力パッド
７ａに接続して一本化して使用する場合（第３図）グラ
ンドライン用パッド７ｇまでの長い距離分グランドライ
ン６にインピーダンスをもつことにｙｚるが、本発明で
は共通のＡ１配線８ａな接続することによって生じた他
の一つのパッド７ｂケ利用し、第４図に示すようにパッ
ド７ｂ’＆上層ノＡ　＃　（２１配線１１により最外周
のグランド幹線６に接続することにより外部パッド７ｂ
ｒ−パッド７ｇと同様にシステムグランドとして使用す
る（このためにもグランド幹ｉｖ最外周に配設しはけれ
ははらない）。

このような構造とすることにより２つ以上の出力セルを
一体化して使用する場合において、グランドのインピー
ダンスを大幅に小さくすることができ、ノイズマージン
の向上し、出力レベルを安定化する作用効果ケ有する。

〔発明の効果〕

以上実施例で述べた本発明によれば、以下に記載するよ
うな効果を奏する。

複数の出力セルな並列接続して使用する場合に、犬きた
ノイズを発生する出力回路のグランドインピーダンスな
低減することができ、ＬＳＩ全体としてノイズマージン
を向上させることができる。

このためにグランド幹線の幅をひろげることたく、また
、空きパッドを利用できるために使用可能な入出力バッ
ファ数に変化がｕく、チップ面積の荷動利用ができる。

【図面の簡単な説明】

第１区はＬＳＩの全体概略平面図である。 第２図は第１図の一部拡大平面図である。 第３図は第１図におけるＡ−Ａ’切断断面図、第４図は
同じ＜Ｂ−１３’切断断面図である。 １・・・半導体基板（チップ）、２・・・内部論理セル
群、３＊３ａ＊３ｂ・・・入出力バッファ領域（インタ
ーフェース回路）、４・・・電源・グランド幹線、５・
・・電源・グランド幹線、６・・・出力用グランド幹線
、７．７ａｔ７ｂ、７ｇ”・外部パッド、８．８ａ・・
・ＡＡ配線ｔｉｔ、　９．　１０・・・コンタクト部、
１１・・・Ａ１配＊　Ｔ２＋。 第 図 ８−　Ａ　ｌ白ど欝娑 第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の一主表面に複数の入出力バッファ領域
   が周辺にそって隣接して形成されるとともに、これらの
   電源、グランド幹線および各バッファ領域と対になって
   いる外部パッドが形成された半導体集積回路装置であっ
   て、複数の入出力バッファ領域の一部は２つ以上の出力
   セルを並列結線して一本化し、その共通端子を一つの外
   部パッドに接続するとともに、複数の電源、グランド幹
   線のうち最外周に配線した出力用グランド幹線と空きと
   なった他の一つの外部パッドを接続してグランドとして
   使用することを特徴とする半導体集積回路装置。 ２、請求項１に記載の半導体集積回路装置において、２
   つ以上の出力セルの並列結線端子と一つの外部パッドと
   は下層アルミニウム配線により接続するとともに、最外
   周グランド幹線と空きとなった他の一つの外部パッドと
   の接続は上層アルミニウム配線により接続する。