JPH0363208B2 - - Google Patents

Info

Publication number
JPH0363208B2
JPH0363208B2 JP56045553A JP4555381A JPH0363208B2 JP H0363208 B2 JPH0363208 B2 JP H0363208B2 JP 56045553 A JP56045553 A JP 56045553A JP 4555381 A JP4555381 A JP 4555381A JP H0363208 B2 JPH0363208 B2 JP H0363208B2
Authority
JP
Japan
Prior art keywords
polycrystalline
semiconductor device
thin film
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56045553A
Other languages
English (en)
Other versions
JPS57160123A (en
Inventor
Yoshifumi Katayama
Juichi Shimada
Eiichi Maruyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56045553A priority Critical patent/JPS57160123A/ja
Priority to EP82301643A priority patent/EP0061923B1/en
Priority to CA000399652A priority patent/CA1189940A/en
Priority to DE8282301643T priority patent/DE3278527D1/de
Priority to KR8201382A priority patent/KR860001161B1/ko
Publication of JPS57160123A publication Critical patent/JPS57160123A/ja
Priority to US06/710,953 priority patent/US4613382A/en
Publication of JPH0363208B2 publication Critical patent/JPH0363208B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/164—Polycrystalline semiconductors
    • H10F77/1642—Polycrystalline semiconductors including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2923—Materials being conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
本発明は、多結晶薄膜、特にシリコンを主体と
する多結晶半導体薄膜を用いた半導体装置の製造
方法に関する。 多結晶薄膜は一般に単結晶薄膜よりも製法が容
易であり、また、結晶質でないアモルフアス薄膜
よりもキヤリアの移動度が大きいなど電気的特性
が良好であるという性質を有する。しかし、結晶
粒界に存在する種々の欠陥のために電気的特性が
劣化するので電子的能動素子の基体として広く用
いられるには至つていない。それは多結晶粒界に
主として存在する。構成原子の切れた結合手（ダ
ングリングボンド）が電気的に活性であり、再結
合中心、キヤリアの散乱中心、あるいは不純物の
粒界拡散の原因となつて能動素子の特性をそこな
うからである。そのため、結晶粒界を多く有する
半導体薄膜は、pn接合を有する半導体装置に用
いるには不適当であると従来考えられていた。 本発明の目的は、このような欠点をなくし、多
結晶薄膜における粒界の悪影響を減少させて半導
体能動素子の基体として利用可能な多結晶半導体
薄膜を有する半導体装置の製造方法を提供するこ
とにある。 上記目的を達成するため、本発明においては、
主として多結晶薄膜の粒界近傍にハロゲン元素群
から選ばれた少なくとも一者を、水素と１価金属
元素群から選ばれた少なくとも一者よりも先に添
加することを骨子とする。 一般に多結晶半導体薄膜の粒界面付近に多く存
在するダングリングボンドは、その半導体の禁止
帯中に電気的に活性な局在準位を形成するが、そ
の局在準位の濃度は、ダングリングボンドに適当
な１価の原子を付着させることによつて減少させ
ることができる。 ダングリングボンドを大量に含む多結晶半導体
基体に水素、フツ素など上述の１価格の元素を付
加することによつて局在準位濃度を減少させるこ
とができる。 このような効果は単に多結晶シリコン膜におい
てのみ認められるものではなく、多結晶シリコ
ン・ゲルマニウムなどの混晶、多結晶ガリウム砒
素などの−族化合物、多結晶硫化カドミウム
などの−族化合物においても程度の差はあつ
ても同様に認められるものであるが、シリコンが
全成分の50％以上を占めるような多結晶の場合は
粒界のダングリングボンドの活性度が高いので
様々な局在準位を生じ易く、本発明のような１価
元素の存着によつて局在準位を減らす方法は特に
有効である。 本発明が適用される多結晶質とは結晶粒の大き
さが直径で数ナノメートルの微小なものから数mm
の大きなものまであるが、一般に電子線回折やＸ
線回折によつて完全なハローパターンが観測され
るもの以外、すなわちリングパターンや、配向性
を示すスポツトパターンが観測される非単結晶の
物質と考えてよい。このような多結晶質の場合、
各結晶粒子の内部は原子が比較的に規則正しく配
列しており、ダングリングボンドは粒界付近に結
集していると考えられるので、局在準位を減少せ
しめるための１価元素は多結晶粒界付近に含有さ
れなくてはならない。 多結晶中に含有されるべき１価元素の量は、結
晶の粒径が大きく、粒界が全体の体積に占める割
合が比較的小さい場合は、膜内平均で原子比
100ppm程度でも効果が認められるが、結晶粒径
が小さくなりアモルフアス状態に近い場合は原子
比40％程度も含有されることがあり得る。後者の
場合は１価元素を含有するアモルフアス物質と微
結晶粒との混在状態に近いものと考えることがで
きるが主体は多結晶体で構成された材料である。
この場合もアモルフアス状物質と結晶粒との界面
に局在準位が少なくなし得、光導電体、けい光体
等として特色ある電子材料とすることができる。 このような多結晶薄膜を形成する場合の基板と
しては、鉄、ステンレス、ニツケル、アルミニウ
ムなどの金属板、アルミナなどのセラミクス、石
英、硬質ガラスなどのガラス板、ポリイミドなど
の有機物を用いることができる。本発明の目的の
１つは、単結晶を形成するために必要な基板の材
質や、基板温度条件を満足しないで形成された多
結晶半導体薄膜に、電子材料として使用可能な単
結晶類似の特性を付与することにある。従つて、
半導体基体とは異質の基板を用いる場合も当然考
えられ、その際の基板からの不純物拡散による汚
染をできるだけ少なくするために、多結晶半導体
薄膜の形成温度は低く保たれることが望ましい。
その最高温度は基板の種類によつても限定される
が、金属基板と半導体との反応や、多結晶半導体
薄膜への金属拡散の起りにくい700℃程度を限界
とする。 多結晶半導体薄膜の粒界付近に１価の元素を含
有させる方法としては、前述したように多結晶半
導体薄膜を形成した後、所定の元素のプラズマ雰
囲気中で多結晶半導体薄膜を熱処理することが有
効である。プラズマ雰囲気中での熱処理は次の如
く行なわれる。雰囲気ガス圧は10-3Pa〜10Pa、
基板温度は350℃〜650℃、高周波入力は0.03W／
cm2〜10W／cm2、又高周波周波数は特にこだわらな
いが13.56MHzが一般に用いられている。 なお、多結晶体薄膜の形成方法には次の如きも
のがある。例えば、シリコンのハロゲン化物であ
るSiF4やSiCl4の雰囲気中でのシリコンのスパツ
タリングによつて多結晶半導体薄膜を得る方法、
SiF4のグロー放電分解法によつて多結晶半導体薄
膜を得る方法、GaとAsCl3とをグロー放電によつ
て反応させ、GaAs多結晶を得る方法、カドミウ
ムイオンと硫黄イオンと水素イオンを加連して基
板上で会合させ、イオンプレーテイング法によつ
てCdS多結晶薄膜を得る方法などである。 このようにして作成される多結晶半導体薄膜の
厚みは、あまり薄すぎると基板との界面付近の結
晶状態の乱れが特性に悪影響をおよぼすことがあ
るので最低100mm程度あることが望ましい。また、
発光素子、受光素子、薄膜トランジスタなどのデ
バイスに用いる場合は多結晶半導体薄膜の膜厚は
最高100μｍ程度あれば十分である。多結晶半導
体薄膜の膜厚が厚すぎる場合は、多結晶形成後に
外部から１価金属を付着させるプロセスを採用す
ることが困難になる。 本発明によつて作成される多結晶半導体薄膜は
低温で形成され、しかも結晶粒界付近のダングリ
ングボンドによる局在準位を１価元素を付着させ
ることによつて減少させてあるため、従来多結晶
薄膜を用いては困難であつた良特性のpn接合や
シヨツトキ接合の形成が可能になつた。膜厚方向
にｐ型不純物をドープした膜とｎ型不純物をドー
プした膜とを重ねあわせることによつてpn接合
が形成され、更にもう一層重ねることによつて
pnpまたはnpnトランジスタが作成される。また
薄膜pn接合やシヨツト接合は大面積の受光デバ
イスとして利用することができ、更にこれらの接
合による空乏層や、多結晶薄膜上に形成された絶
縁物薄膜を利用して接合型あるいはMOS型電界
効果トランジスタを作成することもできる。多結
晶半導体薄膜が形成される基板が絶縁物の場合、
素子間のアイソレーシヨンが容易であり、集積化
に通しているという利点もある。 更に、多結晶薄膜半導体材料の作成時にハロゲ
ンＸ（ＸはＦ、Cl、Br、Ｉの中の少なくともｉ
種）を添加し、続いて陽イオンM+（Ｍ：Ｈ、Li、
Na、Ｋ、Cs、等の水素又は１価の金属のうち少
なくとも１種）を含むプラズマ中で処理すること
によりその両者の元素群を導入することによつて
多結晶の粒界が化学的および電気的に不活性化さ
れたより優れた多結晶薄膜半導体材料を作成する
ことが可能となる。 フツ素等のようにダングリング・ボンドを消し
て負に帯電するハロゲン元素と、リチウム等のよ
うにダングリング・ボンドを消した後正に帯電す
る陽イオンを順次添加し、この電荷を中和させる
ものである。この場合、負に帯電するハロゲン元
素はイオン半径が大きいので、多結晶薄膜作成後
に導入するよりも、多結晶薄膜作成時に導入した
方がより好ましい。これに対し前記正に帯電する
陽イオンはイオン半径が小さく、多結晶薄膜作成
後の導入が容易である。 たとえば、フツ素を導入後陽イオンを導入する
例では次の如く製造される。 アルゴンとSiF4の混合雰囲気でのシリコンのス
パツター法によつて所定の基板上に、主として粒
界にフツ素元素が導入された多結晶薄膜を形成す
る。スパツタ用ターゲツトは高純度シリコン結
晶、SiF4の分圧は10-3Pa〜10Pa（全ガス圧も大略
10-3Pa〜10Paの範囲で設定される）基板温度は
550℃〜650℃、又スパツタ用高周波入力は
0.5W／cm2〜10W／cm2、高周波の周波数は一般に
13.56MHzを用いる。 次いで前記陽イオンを含むプラズマ中心で熱処
理する。処理条件は前述した通りである。 この不純物導入の方法には次のような欠点を除
去することができる。たとえば、フツ素で結晶粒
界を不活性化する場合について見ると、粒界のダ
ングリングボンドは消えて、不活性化の目的に達
せられるが、フツ素Ｆ原子の電気陰性度が大きい
ために粒界が負に帯電し、その結果、粒界付近に
正孔が引き寄せられｐ型になる確率が高くなる。
この様な多結晶薄膜半導体を用いて、太陽電池を
作成した場合、粒界の付近で非常に薄いpn接合
ができ、リーグ電流が増えて好ましくない。また
薄膜トランジスタ（TFT）を作成しても、ｎ−
チヤンネルのTFTの場合はｎ−チヤンネルが粒
界のｐ型領域で分断され、移動度が極端に小さく
なる。このような難点を解決することができる。
本発明は、電子・正孔の両方のキヤリア移動度の
増大させるとの見地から、ハロゲン元素群、およ
び水素と１価金属元素群の各々の含有量が原子比
として各々が100ppmより10％の範囲内とする点
に特徴がある。 以下に具体的に半導体装置を構成した実施例に
よつて本発明を説明する。 参考例 １ 第１図を参照して説明する。トランジスタの主
要部断面図である。 石英基板１上にクローム膜を100mmの厚みに真
空蒸着し、ホトエツチングによつてゲート電極２
を形成する。その上部にSiO2膜３を100mmの厚み
にCVD法で形成した後、その基板を真空蒸着装
置に装着する。基板温度を450℃に保持して、真
空度３×10−7Paにおいて電子ビーム蒸着法によ
り1μｍの厚みの多結晶シリコン膜４を形成する。
多結晶シリコン膜の形成速度は0.3nｍ／secであ
る。しかる後、基板温度250℃に下げ、4Paの水
素ガスを導入してグロー放電させながら、60分間
の熱処理を行なう。水素の含有量はおおよそ
0.8at％であつた。ソースおよびドレイン領域に
設当する領域（５，６）に通常のイオン・インプ
ランテーシヨン技術を用いてＢによる不純物領域
を形成する。次いで再び２×10-9Torrの真空中
で基板温度を200℃に保持して100nｍの厚みのア
ルミニウム膜を真空蒸着する。真空蒸着装置から
資料をとり出し、ホトリソグラフイー技術を用い
て、ソースおよびドレイン電極を形成し、電界効
果トランジスタとして利用する。 第２図は、CVD法で石英基板上に作成した厚
さ2μｍの多結晶シリコン膜に各種の処理を行な
い光感度を測定した結果である。第２図ａは水素
のグロー放電中で熱処理した資料、同図ｂは塩素
のグロー放電中で熱処理した試料、同図ｃはナト
リウムのグロー放電中で熱処理した試料、同図ｄ
は単なるアルゴン雰囲気でのグロー放電中で熱処
理した試料に対する熱処理前後における光導電特
性の比較を示すものである。第２図ａ，ｂ，ｃに
示される結果は同図ｄの結果にくらべて大幅な光
導電性の改善が認められる。アルゴン雰囲気での
処理では光導電特性の改善は望めない。なお、各
元素での処理条件は第１表の通りである。 また、第１表はこれらの試料の熱処理前後にお
ける局在順位の濃度を電界効果法によつて測定し
たものである。１価元素のグロー放電中で熱処理
した試料の局在準位濃度の減少は顕著である。し
たがつてこれらの試料における光導電性の増大
は、再結合中心となる局在準位の減少によるもの
であると解することができる。 これら所定の不純物元素が主として結晶粒界近
傍に導入されていることは、たとえば電子線誘起
電流（Electron beam induced current）を測定
することによつて確認される。 第３図は前述の多結晶シリコン膜を水素プラズ
マ処理を行なつたものと、行なわないものに対す
る電子線誘起電流を測定した例を示す。曲線ａは
前者、曲線ｂは後者である。なお、ｃとして示し
た一点鎖線は結晶粒界に対応する位置を示してい
る。水素プラズマ処理を行なつた例では粒界のダ
ングリングボンドが消され、従つてこの部分での
【表】
【表】 再結合電流が著しく減少していることが認められ
る。 以上の説明では、水素、塩素およびナトリウム
の例を示したが、他のハロゲンであるフツ素、臭
素、ヨウ素、或いはリチウム、カリウム、ルビジ
ウム、およびセシウム等の１価金属を用いたプラ
ズマ処理でも所定の効果を奏する。 参考例 ２ 第４図は太陽電池の例を示す要部断面図であ
る。 ステンレス基板７を真空槽内に設置し、四フツ
化シリコンとモノシランの混合気体の２、7Paの
圧力の雰囲気中で、基板温度を600℃に保持し、
グロー放電法により多結晶シリコン膜１１を堆積
させる。なおこの場合の形成条件は第３表の通り
である。膜の堆積中に不純物として、初期に1.3
×10-3Paの分圧のフオスフイン（PH3）ガスを
導入し、終期に1.3×10-3Paの分圧のジボラン
（B2H6）ガスを導入して、ｎ−ｉ−ｐ構造を形成
する。ｎ層８，ｉ層９，ｐ層１０の厚みはそれぞ
れ300nｍ、5μｍ、100
【表】 ｎｍである。しかる後、高周波スパツタ装置を用
いてｐ形多結晶シリコン膜の上に酸化錫インジウ
ム膜１２を300nｍの厚みに形成して透明電極と
する。この膜はステンレス基板と透明電極とを２
つの極とする薄膜太陽電池として利用することが
でき、変換効率８％がえられる。 なお、ｎ層、ｉ層、ｐ層における主要不純物濃
度は第４表の通りであつた。 参考例 ３ 第５図は螢光体を電場発光板に応用した例を示
【表】 す半導体装置の主要部断面図である。 ガラス基板１３上に通常の方法で透明電極１４
を形成し、次いで一般にはブロツキング層１５と
してSi3N4を1000Åの厚さに形成する。こうして
準備したガラス基板１３を真空槽内に設置し、基
板温度を300℃に保持して、７×10-5Paの真空度
においてZnS：Mn螢光体１６を約3000Åの厚さ
に真空蒸着する。しかる後、この螢光体膜を約
6Pa程度の圧力の雰囲気で形成されたNaプラズ
マ中におき、500℃において１時間熱処理を行な
う。次いで、やはりブロツキング層１７として
Si3N4を1000Åの厚さに形成し、この上部に透明
電極１８を形成する。こうして作成された電場発
光板は、他の方法で作成された螢光膜を用いるよ
りも発光効率がすぐれ、電場発光板などの螢光膜
として使用することができる。 参考例 ４ 分子線蒸着法を用いて多結晶薄膜半導体材料を
作成する方法について説明する。シリコン（Si）、
フツ素（Ｆ）および水素（Ｈ）の分子線源を用
い、500℃に保つた石英又は硬質ガラスの基板上
に多結晶シリコンを堆積せる。分子線源の調整は
フツ素をシリコンに対しその0.5at−％、水素を
シリコンに対しその1.0at−％に調整する。この
多結晶シリコン薄膜形成過程でフツ素（Ｆ）およ
び水素（Ｈ）、主として多結晶粒界でSiと結合し
ダングリング・ポンドを消す如くに導入される。
余分のフツ素（Ｆ）および水素は排気系を通じて
分子線蒸着装置の外へ排出される。又、ｐ型或い
はｎ型の多結晶シリコン薄膜が必要な場合には、
上記の薄膜形成時に、ホウ素（Ｂ）又はアンチモ
ン（Sb）の分子線源を用いそれぞれ同時に不純
物としてＢ又はSbを添加することによつて得ら
れる。 上述の方法を用いて各種半導体装置を製造する
ことができるが、一例としてＰ−ｎ接合の形成を
例示する。勿論、他の半導体装置に適用可能なこ
とはいうまでもない。第６図はダイオードの例で
ある。石英基板１４上に電極１５として酸化イン
ジウム錫（ITO）を厚さ0.1μｍに形成する。こう
して準備した石英基板を分子線エピタキシヤル装
置内に装置し排気する。基板を温度500℃に保つ
てシリコン、フツ素および水素の分子線源を前述
した条件に設定し多結晶シリコン薄膜１９を形成
する。この場合、膜１６の形成時にボロン（Ｂ）
を同時に堆積させＰ型となす。ボロンはシリコン
に対し0.05at％に調整する。厚さは0.2μｍとな
す。次いで多結晶シリコン薄膜１７の形成時にア
ンチモン（Sb）を同時に堆積させｎ型となす。
アンチモンはシリコンに対し0.05atに調整する。
厚さは1.0μｍとなす。この上部に第２の電極１８
を形成し半導体装置は完成する。リーク電流が著
しく減少した。 実施例 １ 反応性スパツタリング法を用いて不活性化され
た多結晶シリコン薄膜を形成する方法について第
７図を用いて説明する。 SiF4とアルゴンArの混合ガスをスパツタ雰囲
気ガスとし、多結晶シリコン・ターゲツトから、
550℃に保たれた溶融石英又は硬質ガラスの基板
上２０に、多結晶シリコン薄膜２１を堆積させ
る。各試料の作成条件は第５表の通りである。し
かる後に、一度スパツタ装置を10-5Pa程度に排
気し、次いで約1Pa程度のH2気体を導入し、
13.56MHzの高周波入力を入れ、グロー放電
（0.2W／cm2）を起させる。このグロー放電中で上
記作成した多結晶シリコン薄膜を350℃に保ち30
分間放置す。この結果、多結晶シリコン薄膜の粒
界かフツ素（Ｆ）および水素（Ｈ）で、不活性化
された多結晶シリコン薄膜が得られた。この次
に、基板温度415℃で気相成長法によりSiO2膜２
２を5000Åの厚みに被着する。こ
【表】 のSiO2膜にソース２３およびドレイン領域２４
の窓あけを行なう。次に、150KeVのエネルギー
のBF2 +イオンを３×1015／cm2のドーズ量で打ち
込み550℃で100分間熱処理することによつて、ソ
ースおよびドレイン領域にP+層２３、２４を形
成する。フイールド用酸化膜を残してSiO2を除
去する。再び気相成長法によりゲート酸化膜用に
SiO2膜２８（２８′）を2000Åの厚みに被着す
る。更に、ホトエツチング工程により電極接触用
孔をあけ、全面にAlを蒸着したあと、ホトエツ
チング工程によりAlを加工して、ソース電極２
５、ドレイン電極２７、ゲート電極２６を形成す
る。このあと、H2雰囲気中で400℃30分間の熱処
理し、半導体装置が完成する。 本例では水素とフツ素を用いた例を示したが、
前に説明した通り他のハロゲン元素および１価金
属元素を用いても所定の効果を奏し得る。 本発明によれば、ハロゲン元素群、および水素
と１価金属元素群の各々から、その含有量が原子
比として各々100ppmより10％の範囲内で多結晶
半導体を粒界近傍に導入することにより、次の如
き利点を生ずる。 (1) 耐熱性が向上する。 本例の多結晶シリコン薄膜を加熱して水素
（Ｈ）が再び放出される温度を測定したところ
700℃であつた。この温度は、水素のみで不活
性化したときに水素が放出される温度の約350
℃にくらべ、著しく高くなる。 (2) キヤリアの移動度が高くなる。 この多結晶シリコン薄膜の移動度は〜20cm2／
Ｖ・secにも達し、粒界での散乱が著しく減少
していることを示している。通常、多結晶体で
は１〜10cm2／Ｖ・secである。 特に、本実施例においては導入されたフツ素と
水素間で電荷が中和されており、上記２の効果が
顕著である。
【図面の簡単な説明】
第１図、、第４図〜第６図は各々参考例に係る
半導体装置を説明する要部断面図、第２図は多結
晶シリコン膜の変化を比較して示した図、第３図
は多結晶半導体に対する電子線誘起電流の測定例
を示す図、第７図は本願発明に係る半導体装置を
説明する要部断面図である。 １：基板、２：ゲート電極、３：絶縁膜、４：
多結晶半導体膜、５：ソース、６：ドレイン。

Claims (1)

  1. 【特許請求の範囲】 １ 所定の基板上に、ハロゲン元素群から選ばれ
    た少なくとも一者と、水素と１価金属元素群から
    選ばれた少なくとも一者とを、原子比として各々
    が100ppmから10％の範囲内で含む多結晶半導体
    膜を形成する工程を含む半導体装置の製造方法に
    おいて、該ハロゲン元素群から選ばれた少なくと
    も一者を、水素と１価金属元素群から選ばれた少
    なくとも一者よりも先に該多結晶半導体膜中に添
    加し、各群の添加元素間での電荷を中和すること
    を特徴とする半導体装置の製造方法。 ２ 上記基板は、金属からなることを特徴とする
    特許請求の範囲第１項記載の半導体装置の製造方
    法。 ３ 上記金属は、鉄、ステンレス、ニツケル又は
    アルミニウムであることを特徴とする特許請求の
    範囲第２項記載の半導体装置の製造方法。 ４ 上記基板は、絶縁物からなることを特徴とす
    る特許請求の範囲第１項記載の半導体装置の製造
    方法。 ５ 上記絶縁物は、アルミナ、石英又は硬質ガラ
    スであることを特徴とする特許請求の範囲第４項
    記載の半導体装置の製造方法。 ６ 上記多結晶半導体膜の形成温度は、700℃以
    下であることを特徴とする特許請求の範囲第１項
    乃至第５項の何れかに記載の半導体装置の製造方
    法。 ７ 上記半導体装置は、発光素子であることを特
    徴とする特許請求の範囲第１項乃至第６項の何れ
    かに記載の半導体装置の製造方法。 ８ 上記半導体装置は、発光素子であることを特
    徴とする特許請求の範囲第１項乃至第６項の何れ
    かに記載の半導体装置の製造方法。 ９ 上記半導体装置は、薄膜トランジスタである
    ことを特徴とする特許請求の範囲第１項乃至第６
    項の何れかに記載の半導体装置の製造方法。
JP56045553A 1981-03-30 1981-03-30 Semiconductor device Granted JPS57160123A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP56045553A JPS57160123A (en) 1981-03-30 1981-03-30 Semiconductor device
EP82301643A EP0061923B1 (en) 1981-03-30 1982-03-29 Semiconductor device having a polycrystalline thin film
CA000399652A CA1189940A (en) 1981-03-30 1982-03-29 Semiconductor device
DE8282301643T DE3278527D1 (en) 1981-03-30 1982-03-29 Semiconductor device having a polycrystalline thin film
KR8201382A KR860001161B1 (ko) 1981-03-30 1982-03-30 반도체 장치
US06/710,953 US4613382A (en) 1981-03-30 1985-03-14 Method of forming passivated polycrystalline semiconductors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56045553A JPS57160123A (en) 1981-03-30 1981-03-30 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS57160123A JPS57160123A (en) 1982-10-02
JPH0363208B2 true JPH0363208B2 (ja) 1991-09-30

Family

ID=12722546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56045553A Granted JPS57160123A (en) 1981-03-30 1981-03-30 Semiconductor device

Country Status (6)

Country Link
US (1) US4613382A (ja)
EP (1) EP0061923B1 (ja)
JP (1) JPS57160123A (ja)
KR (1) KR860001161B1 (ja)
CA (1) CA1189940A (ja)
DE (1) DE3278527D1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3241959A1 (de) * 1981-11-13 1983-05-26 Canon K.K., Tokyo Halbleiterbauelement
DE3347997C2 (ja) * 1982-01-06 1991-01-24 Canon K.K., Tokio/Tokyo, Jp
EP0129037B1 (en) * 1983-06-17 1987-09-02 Texas Instruments Incorporated Polysilicon fets
US5111260A (en) * 1983-06-17 1992-05-05 Texax Instruments Incorporated Polysilicon FETs
US4670763A (en) * 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4717681A (en) * 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
US4821091A (en) * 1986-07-22 1989-04-11 The United States Of America As Represented By The United States Department Of Energy Polysilicon photoconductor for integrated circuits
US4945065A (en) * 1988-06-02 1990-07-31 Mobil Solar Energy Corporation Method of passivating crystalline substrates
JPH0323639A (ja) * 1989-06-21 1991-01-31 Sony Corp 薄膜トランジスタ
JPH0388321A (ja) * 1989-08-31 1991-04-12 Tonen Corp 多結晶シリコン薄膜
US5051786A (en) * 1989-10-24 1991-09-24 Mcnc Passivated polycrystalline semiconductors quantum well/superlattice structures fabricated thereof
JPH0828379B2 (ja) * 1990-05-28 1996-03-21 株式会社東芝 半導体装置の製造方法
EP0459763B1 (en) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JPH0611705A (ja) * 1992-01-31 1994-01-21 Sony Corp 能動素子基板
JPH06151801A (ja) * 1992-11-13 1994-05-31 Canon Inc 光電変換装置及び光電変換装置の製造方法
US5897346A (en) * 1994-02-28 1999-04-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing a thin film transistor
US5620906A (en) * 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
DE19681430B4 (de) * 1995-06-06 2006-10-26 Asahi Kasei Microsystems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
JPH09148581A (ja) * 1995-11-17 1997-06-06 Sharp Corp 薄膜半導体装置の製造方法
US5665611A (en) * 1996-01-31 1997-09-09 Micron Technology, Inc. Method of forming a thin film transistor using fluorine passivation
TW322591B (ja) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk
US6936485B2 (en) * 2000-03-27 2005-08-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device
DE102005013537A1 (de) * 2004-03-24 2005-10-20 Sharp Kk Fotoelektrischer Wandler und Herstellverfahren für einen solchen
CN101861213A (zh) * 2008-01-15 2010-10-13 第一太阳能有限公司 等离子体处理的光伏器件
US9299863B2 (en) * 2008-05-07 2016-03-29 The Hong Kong University Of Science And Technology Ultrathin film multi-crystalline photovoltaic device
US20120006395A1 (en) * 2010-07-08 2012-01-12 E. I. Du Pont De Nemours And Company Coated stainless steel substrate
JP2012019146A (ja) * 2010-07-09 2012-01-26 Sony Corp 撮像装置、表示撮像装置および電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4196438A (en) * 1976-09-29 1980-04-01 Rca Corporation Article and device having an amorphous silicon containing a halogen and method of fabrication
US4342044A (en) * 1978-03-08 1982-07-27 Energy Conversion Devices, Inc. Method for optimizing photoresponsive amorphous alloys and devices
US4217374A (en) * 1978-03-08 1980-08-12 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors
US4178415A (en) * 1978-03-22 1979-12-11 Energy Conversion Devices, Inc. Modified amorphous semiconductors and method of making the same
US4239554A (en) * 1978-07-17 1980-12-16 Shunpei Yamazaki Semiconductor photoelectric conversion device
JPS55151329A (en) * 1979-05-14 1980-11-25 Shunpei Yamazaki Fabricating method of semiconductor device
JPS55151374A (en) * 1979-05-14 1980-11-25 Shunpei Yamazaki Semiconductor device

Also Published As

Publication number Publication date
EP0061923A1 (en) 1982-10-06
KR860001161B1 (ko) 1986-08-18
DE3278527D1 (en) 1988-06-23
EP0061923B1 (en) 1988-05-18
CA1189940A (en) 1985-07-02
US4613382A (en) 1986-09-23
JPS57160123A (en) 1982-10-02
KR830009646A (ko) 1983-12-22

Similar Documents

Publication Publication Date Title
JPH0363208B2 (ja)
US4409605A (en) Amorphous semiconductors equivalent to crystalline semiconductors
US4814842A (en) Thin film transistor utilizing hydrogenated polycrystalline silicon
US6355941B1 (en) Semiconductor device
EP0204907B1 (en) Microwave system and method of making semi-conductor members and improved semi-conductive members made thereby
JP2880322B2 (ja) 堆積膜の形成方法
EP0485233A2 (en) A method of manufacturing insulated-gate field effect transistors
US6362097B1 (en) Collimated sputtering of semiconductor and other films
JPH0794431A (ja) アモルファス半導体用基板、該基板を有するアモルファス半導体基板、及び該アモルファス半導体基板の製造方法
GB2147316A (en) A method of making p-doped silicon films and devices made therefrom
US4520380A (en) Amorphous semiconductors equivalent to crystalline semiconductors
JPS63233564A (ja) 接合型トランジスタの製造法
JPH05275346A (ja) 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
US4710786A (en) Wide band gap semiconductor alloy material
US4677738A (en) Method of making a photovoltaic panel
JP2523019B2 (ja) 電界効果型半導体装置
JP2523679B2 (ja) 薄膜トランジスタおよびその製造方法
JPH11266030A (ja) 半導体素子、及び半導体素子の製造方法
JPH0536613A (ja) 半導体表面処理方法及び装置
JP2733471B2 (ja) 半導体装置
JPH0571193B2 (ja)
JP3259908B2 (ja) 半導体装置の作製方法
JPH0536620A (ja) 半導体表面処理方法及び装置
JPH0536621A (ja) 半導体表面処理方法及び装置
JPH0536619A (ja) 半導体表面処理方法及び装置