JPH0364127A - Ａ／ｄ変換回路 - Google Patents
Ａ／ｄ変換回路Info
- Publication number
- JPH0364127A JPH0364127A JP19804689A JP19804689A JPH0364127A JP H0364127 A JPH0364127 A JP H0364127A JP 19804689 A JP19804689 A JP 19804689A JP 19804689 A JP19804689 A JP 19804689A JP H0364127 A JPH0364127 A JP H0364127A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- sampling frequency
- outputs
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明ＶｉＡ／Ｄ変換回路に関し、特にサンプリング周
波数が変化したときに自動的に不要周波数成分を除去す
るフィルタを有するＡ／Ｄ変換回路に関するものである
。
波数が変化したときに自動的に不要周波数成分を除去す
るフィルタを有するＡ／Ｄ変換回路に関するものである
。
従来、この種のＡ／Ｄ変換回路は、サンプリング周波数
をｆ、とじたとき、周波数がｆ、／／２より大きい成分
は折シ返し歪となるので、不要周波数成分として除去す
る必要があるため、サンプリング周波数が異なると、除
去する周波数が異なるフィルタを別に用意していた。
をｆ、とじたとき、周波数がｆ、／／２より大きい成分
は折シ返し歪となるので、不要周波数成分として除去す
る必要があるため、サンプリング周波数が異なると、除
去する周波数が異なるフィルタを別に用意していた。
上述した従来のＡ／Ｄ変換回路は、サンプリング周波数
ｆ、が異なると、峙性が異なるフィルタを用意する必要
があるので、１種類のフィルタのみを使用した回路では
１種類のサンプリング周波数だけでしか使用することが
できない。したがってサンプリング周波数を変えて使用
したい場合には、それぞれのサンプリング周波数に対応
した別々のフィルタを用意しなければならないと−う問
題があった。
ｆ、が異なると、峙性が異なるフィルタを用意する必要
があるので、１種類のフィルタのみを使用した回路では
１種類のサンプリング周波数だけでしか使用することが
できない。したがってサンプリング周波数を変えて使用
したい場合には、それぞれのサンプリング周波数に対応
した別々のフィルタを用意しなければならないと−う問
題があった。
本発明のＡ／Ｄ変換回路は、入力信号と積分器の出力信
号との差を算出する減算器と、Ａ／Ｄ変換のためのクロ
ック信号の周波数を検出する周波数検出量と、減算器出
力と周波数検出器出力との積を算出する乗算器と、乗算
器出力を積分した信号をＡ／Ｄ変換器および減算器へ出
力する積分器と、積分器出力を前記クロック信号により
サンプリングを行ないデジタル信号に変換するＡ／Ｄ変
換器とを有している。
号との差を算出する減算器と、Ａ／Ｄ変換のためのクロ
ック信号の周波数を検出する周波数検出量と、減算器出
力と周波数検出器出力との積を算出する乗算器と、乗算
器出力を積分した信号をＡ／Ｄ変換器および減算器へ出
力する積分器と、積分器出力を前記クロック信号により
サンプリングを行ないデジタル信号に変換するＡ／Ｄ変
換器とを有している。
本発明においては、サンプリング周波数が変化するのに
伴なって変化する不要な周波数成分を、サンプリング周
波数が変化するフィルタで除去する。
伴なって変化する不要な周波数成分を、サンプリング周
波数が変化するフィルタで除去する。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。同
図において、減算器１１は入力偏量１０１から積分器１
４から出力される信号１０Ｂを減算し、その差を信号１
０２として出力し、周波数検出器１２はクロック信号１
０３０周波数に比例した振幅を持つ信号１０４を出力し
、乗算器１３は信号１０２と信号１０４との積を信号１
０５として出力し、積分器１４は信号１０５を積分し信
号１０６として出力し、Ａ／Ｄ変換器１５はアナログの
信号１０６をクロック信号１０３のタイ□ングでサンプ
リングしてデジタル信号１０γに変換する機能を有する
。
図において、減算器１１は入力偏量１０１から積分器１
４から出力される信号１０Ｂを減算し、その差を信号１
０２として出力し、周波数検出器１２はクロック信号１
０３０周波数に比例した振幅を持つ信号１０４を出力し
、乗算器１３は信号１０２と信号１０４との積を信号１
０５として出力し、積分器１４は信号１０５を積分し信
号１０６として出力し、Ａ／Ｄ変換器１５はアナログの
信号１０６をクロック信号１０３のタイ□ングでサンプ
リングしてデジタル信号１０γに変換する機能を有する
。
このような構成において、Ａ／Ｄ変換を行うための信号
が入力端子１から入力され、入力信号１０１となシ、減
算器１１で信号１０１から、積分器１４から出力される
積分信号１０６を減算し、その差が信号１０２として出
力され、Ａ／Ｄ変換のためのサンプリングクロックが入
力端子２から入力され、クロック信号１０３となシ、周
波数検出器１２でクロック信号１０３の周波数が検出さ
れ、振幅がクロック信号１０３の周波数に比例した周波
数信号１０４が生成され、乗算器１３で差の信号１０２
と周波数信号１０４との乗算が行なわれて積の信号１０
５が出力され、積分器１４で積の信号１０５を積分した
値が積分信号１０６として出力され、Ａ／Ｄ変換器１５
で積分信号１０６がクロック信号１０３のタイミングで
サンプリングされ、デジタルの振幅信号１０７に変換さ
れて出力端子３から取り出される。ここで入力信号１０
１をＸとし、積分器１４から出力される積分信号１０６
をｙとし、クロック信号１０３０周波数金ｆ、とすると
、差の信号１０２は、ｒ−ｙとなジ、周波数信号１０４
の振幅はクロック信号１０３の周波数ｆ、に比例するの
で、πｋｆ、と置くことができる。積の信号１０５は差
の信号１０２と周波数信号１０４との積なので、ｘｋｔ
、（ｘ−ｙ） となう、積分信号１０６であるｙは積
の信号１０５を積分したものなので、下記α）式で表わ
せる。α）式では便宜α）式についてラプラス変換を行
ない、ｘ、ｙをラプラス変換したものをそれぞれＸ、Ｙ
と置き、Ｙについて整理すると、次に示す（２）式とな
る。
が入力端子１から入力され、入力信号１０１となシ、減
算器１１で信号１０１から、積分器１４から出力される
積分信号１０６を減算し、その差が信号１０２として出
力され、Ａ／Ｄ変換のためのサンプリングクロックが入
力端子２から入力され、クロック信号１０３となシ、周
波数検出器１２でクロック信号１０３の周波数が検出さ
れ、振幅がクロック信号１０３の周波数に比例した周波
数信号１０４が生成され、乗算器１３で差の信号１０２
と周波数信号１０４との乗算が行なわれて積の信号１０
５が出力され、積分器１４で積の信号１０５を積分した
値が積分信号１０６として出力され、Ａ／Ｄ変換器１５
で積分信号１０６がクロック信号１０３のタイミングで
サンプリングされ、デジタルの振幅信号１０７に変換さ
れて出力端子３から取り出される。ここで入力信号１０
１をＸとし、積分器１４から出力される積分信号１０６
をｙとし、クロック信号１０３０周波数金ｆ、とすると
、差の信号１０２は、ｒ−ｙとなジ、周波数信号１０４
の振幅はクロック信号１０３の周波数ｆ、に比例するの
で、πｋｆ、と置くことができる。積の信号１０５は差
の信号１０２と周波数信号１０４との積なので、ｘｋｔ
、（ｘ−ｙ） となう、積分信号１０６であるｙは積
の信号１０５を積分したものなので、下記α）式で表わ
せる。α）式では便宜α）式についてラプラス変換を行
ない、ｘ、ｙをラプラス変換したものをそれぞれＸ、Ｙ
と置き、Ｙについて整理すると、次に示す（２）式とな
る。
伐）式から明らかなように信号ｙは、入力信号Ｘを第２
図に示すようなｋ ｆ 、７２以上の周波数で振幅が減
衰する。−次のバタフースフィルタを通したものとなっ
ている。ここで１（＝ｌとすると、Ａ／Ｄ変換の不要周
波数成分である周波数がｆ、Ａ以上の成分を除去するフ
ィルタと彦る。また、ｋの値を選ぶことにより、フィル
タの遮断周波数をｆ、／２に対して任意の位置に設定す
ることもできる。ここで形成されたフィルタはＡ／Ｄ変
換のためのサンプリングクロック信号１０３の周波数ｆ
、が変化しても、遮断周波数ｆ８／２がサンプリングク
ロック信号１０３の周波数ｆ、に伴い変化するので、フ
ィルタを変更する必要がないことがわかる。
図に示すようなｋ ｆ 、７２以上の周波数で振幅が減
衰する。−次のバタフースフィルタを通したものとなっ
ている。ここで１（＝ｌとすると、Ａ／Ｄ変換の不要周
波数成分である周波数がｆ、Ａ以上の成分を除去するフ
ィルタと彦る。また、ｋの値を選ぶことにより、フィル
タの遮断周波数をｆ、／２に対して任意の位置に設定す
ることもできる。ここで形成されたフィルタはＡ／Ｄ変
換のためのサンプリングクロック信号１０３の周波数ｆ
、が変化しても、遮断周波数ｆ８／２がサンプリングク
ロック信号１０３の周波数ｆ、に伴い変化するので、フ
ィルタを変更する必要がないことがわかる。
第３図は第１図の周波数検出器１２の実施例を示すブロ
ック図である。同図において、発振器２１は入力される
クロック信号１１１の立上シを検出し、一定の振幅とパ
ルス幅を持った１パルスの信号１１２を出力し、積分器
２２は信号１１２を積分することにより平均値を求め、
信号１１３として出力し、増幅器２３は信号１１３を一
定の利得で増幅した信号１１４を出力する機能を有して
いる。
ック図である。同図において、発振器２１は入力される
クロック信号１１１の立上シを検出し、一定の振幅とパ
ルス幅を持った１パルスの信号１１２を出力し、積分器
２２は信号１１２を積分することにより平均値を求め、
信号１１３として出力し、増幅器２３は信号１１３を一
定の利得で増幅した信号１１４を出力する機能を有して
いる。
第３図の周波数検出器の動作は、入力端子４から第４図
（、）に示すような周波数ｆ、のクロック信号１１１が
入力され、発振器２１でクロック信号１１１の立上シが
検出されて第４図（ｂ）に示すような一定の振幅Ａとク
ロック信号１１１の周期ＴＢ よシ小さい一定のパル
ス幅τを持った１パルスの信号１１２とが出力され、積
分器２２で積分されることによシ、平均値が求められ、
振幅がＡ Ｔ／’ｒ 、＝Ａτｆ１で表わされる信号１
１３と々シ、増幅器２３で一定の値πに／Ａτ倍に増幅
されて振幅がπｋｆ、である周波数信号１１４が出力さ
れ、出力端子５から取り出される。このとき、出力され
る周波数信号１１４は、クロック信号１１１０周波数！
、に振幅が比例した信号となっていることがわかる。
（、）に示すような周波数ｆ、のクロック信号１１１が
入力され、発振器２１でクロック信号１１１の立上シが
検出されて第４図（ｂ）に示すような一定の振幅Ａとク
ロック信号１１１の周期ＴＢ よシ小さい一定のパル
ス幅τを持った１パルスの信号１１２とが出力され、積
分器２２で積分されることによシ、平均値が求められ、
振幅がＡ Ｔ／’ｒ 、＝Ａτｆ１で表わされる信号１
１３と々シ、増幅器２３で一定の値πに／Ａτ倍に増幅
されて振幅がπｋｆ、である周波数信号１１４が出力さ
れ、出力端子５から取り出される。このとき、出力され
る周波数信号１１４は、クロック信号１１１０周波数！
、に振幅が比例した信号となっていることがわかる。
筐た、本弛明のＡ／Ｄ変換回路は、第１図に示す減算器
１１と、乗算器１３と、積分器１４とから構成される回
路を、Ｎ個直列に接続することにより、Ｎ次のバタワー
ズ特性を構成することもできる。
１１と、乗算器１３と、積分器１４とから構成される回
路を、Ｎ個直列に接続することにより、Ｎ次のバタワー
ズ特性を構成することもできる。
以上説明したように本発明は、サンプリング周波数が変
化するのに伴なって変化する不要な周波数成分を、サン
プリング周波数が変化するにしたがい周波数特性が変化
するフィルタで除去できるので、１種類のＡ／Ｄ変換回
路を用意するのみで異なったサンプリング周波数の場合
でも異なったフィルタを用意する必要なく、Ａ／Ｄ変換
を行うことができるという効果が得られる。
化するのに伴なって変化する不要な周波数成分を、サン
プリング周波数が変化するにしたがい周波数特性が変化
するフィルタで除去できるので、１種類のＡ／Ｄ変換回
路を用意するのみで異なったサンプリング周波数の場合
でも異なったフィルタを用意する必要なく、Ａ／Ｄ変換
を行うことができるという効果が得られる。
第１図は本発明の一実施例によるＡ／Ｄ変換回路の構成
を示すブロック図、第２図は第１図の原理説明図、第３
図は第１図の周波数検出器の実施例を示したブロック図
、第４図は第２図の原理説明図である。 １．２．４・・・・入力端子、３，５・・・・出力端子
、１１・・・・減算器、１２・・・・周波数検出器、１
３・・・・乗算器、１４・・・・積分器、１５・・・・
Ａ／Ｄ変換器、２１・・・・発振器、２２・・・・積分
器、２３・・・・増幅器。 峙許出願人 日本電気株式会社
を示すブロック図、第２図は第１図の原理説明図、第３
図は第１図の周波数検出器の実施例を示したブロック図
、第４図は第２図の原理説明図である。 １．２．４・・・・入力端子、３，５・・・・出力端子
、１１・・・・減算器、１２・・・・周波数検出器、１
３・・・・乗算器、１４・・・・積分器、１５・・・・
Ａ／Ｄ変換器、２１・・・・発振器、２２・・・・積分
器、２３・・・・増幅器。 峙許出願人 日本電気株式会社
Claims (1)
- 入力信号と積分器の出力信号との差を算出する減算器と
、Ａ／Ｄ変換させるためのクロック信号の周波数を検出
する周波数検出器と、前記減算器出力と周波数検出器出
力との積を算出する乗算器と、前記乗算器出力を積分し
た信号をＡ／Ｄ変換器および前記減算器へ出力する積分
器と、前記積分器出力を前記クロック信号によりサンプ
リングを行ないデジタル信号に変換するＡ／Ｄ変換器と
を備えたことを特徴とするＡ／Ｄ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19804689A JPH0364127A (ja) | 1989-08-01 | 1989-08-01 | Ａ／ｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19804689A JPH0364127A (ja) | 1989-08-01 | 1989-08-01 | Ａ／ｄ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364127A true JPH0364127A (ja) | 1991-03-19 |
Family
ID=16384634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19804689A Pending JPH0364127A (ja) | 1989-08-01 | 1989-08-01 | Ａ／ｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364127A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030015656A (ko) * | 2001-08-17 | 2003-02-25 | 현대자동차주식회사 | 회전가능한 자동차용 시트 백 구조 |
-
1989
- 1989-08-01 JP JP19804689A patent/JPH0364127A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030015656A (ko) * | 2001-08-17 | 2003-02-25 | 현대자동차주식회사 | 회전가능한 자동차용 시트 백 구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3171256B2 (ja) | 生体の測定信号から基線変動を除去する装置 | |
| US20020175671A1 (en) | Apparatus and system for electrical power metering using digital integration | |
| JPS63274214A (ja) | ディジタル・アナログ変換回路 | |
| JPH02214323A (ja) | 適応型ハイパスフィルタ | |
| JPH05267991A (ja) | ローパスフィルタ | |
| JPH0364127A (ja) | Ａ／ｄ変換回路 | |
| JPH06197019A (ja) | デジタルオシロスコープ | |
| JPH07162312A (ja) | ノイズシェイパ | |
| JPH04227120A (ja) | アナログ−ディジタル変換装置 | |
| US7924959B2 (en) | Data conversion system | |
| WO1993007712A1 (en) | Signal sampling | |
| KR100386287B1 (ko) | 디지털 선형화기의 시간지연 보상 방법 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JP2525218B2 (ja) | 積分回路 | |
| JPH07202572A (ja) | 放送受信機用の振幅復調器 | |
| JPH0517606Y2 (ja) | ||
| JPS633517A (ja) | 自動利得制御装置 | |
| JPH0743957B2 (ja) | サンプル・ホールド回路 | |
| JPH0758880B2 (ja) | ディジタルフィルタ | |
| JPH02218223A (ja) | 周波数フィルタ付きａ／ｄ変換回路 | |
| JP2004518378A (ja) | 高周波信号の再現によって発生する遅延時間差の遅延時間調整装置 | |
| US6825713B2 (en) | System and method for bandwidth estimation of an integrated filter | |
| JPS58159725A (ja) | 生体信号のドリフト補正装置 | |
| JPH033456A (ja) | 搬送波電力対雑音電力比検出回路 | |
| JPH0138997Y2 (ja) |