JPH0364207A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPH0364207A JPH0364207A JP1200637A JP20063789A JPH0364207A JP H0364207 A JPH0364207 A JP H0364207A JP 1200637 A JP1200637 A JP 1200637A JP 20063789 A JP20063789 A JP 20063789A JP H0364207 A JPH0364207 A JP H0364207A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- potential
- capacitor
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はパルス発生回路に関するものである。
第3図は従来のパルス発生回路の回路図で、入力パルス
をトリガとし外付けCRal)の時定数で減衰を始める
MMV (モノステーブルマルチバイブレータ)+12
11個から成る。第5図は第3図の回路のパルス発生動
作を示すタイミングチャートである。MMV(2)の内
部には波形図すで示す様なスレ・ノショルドl (V+
)とスレッショルド2(Vz)が設けられ、入力aの立
ち上がりをトリガに時定数減衰をはじめた電位が、この
V + 、 V を間を通る間だけ波形図Cに示す様な
パルスを出力する。出力パルスの幅tユは電位vl と
■2のレベル設定にて行い、入力トリガパルスからの位
置1.はτを可変することによって調整する。
をトリガとし外付けCRal)の時定数で減衰を始める
MMV (モノステーブルマルチバイブレータ)+12
11個から成る。第5図は第3図の回路のパルス発生動
作を示すタイミングチャートである。MMV(2)の内
部には波形図すで示す様なスレ・ノショルドl (V+
)とスレッショルド2(Vz)が設けられ、入力aの立
ち上がりをトリガに時定数減衰をはじめた電位が、この
V + 、 V を間を通る間だけ波形図Cに示す様な
パルスを出力する。出力パルスの幅tユは電位vl と
■2のレベル設定にて行い、入力トリガパルスからの位
置1.はτを可変することによって調整する。
第4図は従来の他のパルス発生回路の回路図で、MMV
l、MMV20mと各々独自にcRQoの時定数回路を
持つ、第6図は第4図のパルス発生回路のパルス発生動
作を示すタイミングチャー1.である、波形図aで示す
入力トリガが入ると、その立ち上がりエツジをきっかけ
にて1 なる時定数でMMVI(Li5の端子電圧は減
衰を始める。波形図すに示す内部スレッショルドV、の
位置よりτ、なる時定数を持つMMV2(2)にトリガ
がかかり波形図Cに示す電位v2なるスレフショルドま
での間のパルスを出力する。出力パルスの入力トリガか
らの位置t4はτ、にて、出力パルス幅t。はτ2にて
調整を行う為、パルスの位置と幅は各々独自に調整可能
である。
l、MMV20mと各々独自にcRQoの時定数回路を
持つ、第6図は第4図のパルス発生回路のパルス発生動
作を示すタイミングチャー1.である、波形図aで示す
入力トリガが入ると、その立ち上がりエツジをきっかけ
にて1 なる時定数でMMVI(Li5の端子電圧は減
衰を始める。波形図すに示す内部スレッショルドV、の
位置よりτ、なる時定数を持つMMV2(2)にトリガ
がかかり波形図Cに示す電位v2なるスレフショルドま
での間のパルスを出力する。出力パルスの入力トリガか
らの位置t4はτ、にて、出力パルス幅t。はτ2にて
調整を行う為、パルスの位置と幅は各々独自に調整可能
である。
第1図は従来のもう1つの他のパルス発生回路の回路図
である。外部端子より可変のバイアス電流により、内部
コンデンサCに定電流充電を行い、2つの比較器(31
14)のスレッショルド電位差を定電流充電直線の傾き
に比例し増加させる様な可変電位差とし、出力パルスの
幅が入力トリガからの位置に影響されることなく常に一
定である様なパルス発生回路である。
である。外部端子より可変のバイアス電流により、内部
コンデンサCに定電流充電を行い、2つの比較器(31
14)のスレッショルド電位差を定電流充電直線の傾き
に比例し増加させる様な可変電位差とし、出力パルスの
幅が入力トリガからの位置に影響されることなく常に一
定である様なパルス発生回路である。
トリガパルスaからの時間をtd+ 出力パルス幅をt
。とすると、 1、 = (1) ■ ■■ =CR−−−−−−−−−−−−−−−−−(2)で表
わされ、パルス幅は外部より可変の電流Iには無関係に
一定値を取る。
。とすると、 1、 = (1) ■ ■■ =CR−−−−−−−−−−−−−−−−−(2)で表
わされ、パルス幅は外部より可変の電流Iには無関係に
一定値を取る。
この様に、比較器[31,(4)の基準電圧の差を抵抗
Rとバイアス電流■による電位差を利用している為、パ
ルス位置のみ可変という動作をする。
Rとバイアス電流■による電位差を利用している為、パ
ルス位置のみ可変という動作をする。
従来のパルス発生回路は以上の様に構成されていたので
、第3図の従来のものでは回路形式は容易で調整ピンも
lカ所にてパルス位置を可変出来るが、内部スレッショ
ルドV、、V、が固定の為、時定数を変えるとともに出
力パルス幅も同時に変わってしまうという欠点があり、
また、第4図の場合は出力パルスの位置と幅の調整用に
各々MMVを設けている為独自に調整が可能であり、第
3図の様な不具合は生しないが回路構成が大きくなるこ
と、端子が2ビン必要であることという大きな欠点があ
った。また、第7図の場合は端子lピンでかつ回路構成
も簡単であり、出力パルス位置が変化しても基本的にパ
ルス幅は不変であるが、実際には、入力トリガからの位
置が遠くなるにつれ、コンデンサへの定電流充電開始電
位の傾きは小さく、同時に内部スレッショルド電位差は
狭くなる傾向にある為、パルス幅の精度、安定度がトリ
ガからの位置により変動を受けるという欠点があった。
、第3図の従来のものでは回路形式は容易で調整ピンも
lカ所にてパルス位置を可変出来るが、内部スレッショ
ルドV、、V、が固定の為、時定数を変えるとともに出
力パルス幅も同時に変わってしまうという欠点があり、
また、第4図の場合は出力パルスの位置と幅の調整用に
各々MMVを設けている為独自に調整が可能であり、第
3図の様な不具合は生しないが回路構成が大きくなるこ
と、端子が2ビン必要であることという大きな欠点があ
った。また、第7図の場合は端子lピンでかつ回路構成
も簡単であり、出力パルス位置が変化しても基本的にパ
ルス幅は不変であるが、実際には、入力トリガからの位
置が遠くなるにつれ、コンデンサへの定電流充電開始電
位の傾きは小さく、同時に内部スレッショルド電位差は
狭くなる傾向にある為、パルス幅の精度、安定度がトリ
ガからの位置により変動を受けるという欠点があった。
この発明は上記の様な欠点を解決する為になされたもの
で、回路構成が簡単で端子も1ピンで良く、かつ入力ト
リガからの位置のみ可変であり、パルス幅は位置に関係
なく一定でかつ安定な精度を持つパルス発生回路を得る
ことを目的とする。
で、回路構成が簡単で端子も1ピンで良く、かつ入力ト
リガからの位置のみ可変であり、パルス幅は位置に関係
なく一定でかつ安定な精度を持つパルス発生回路を得る
ことを目的とする。
この発明に係るパルス発生回路は、内部の一定スレンジ
aルド電位に対し、内部コンデンサへの定電流充電開始
電位を外部端子より制御することの出来る電位可変回路
を設けたものである。
aルド電位に対し、内部コンデンサへの定電流充電開始
電位を外部端子より制御することの出来る電位可変回路
を設けたものである。
この発明における充電開始電位可変回路は出力パルスの
位置に関係なく常に安定な一定の幅のパルスを出力する
。
位置に関係なく常に安定な一定の幅のパルスを出力する
。
以下、この発明の一実施例を図について説明する。第1
図はこの発明の一実施例であるパルス発生回路の回路図
で、図において、(11は入力トリガパルス、(2)は
内部で定めた定電流源、(3)、(4)は比較器で、そ
れぞれ基準電位vr*r+51及びVF*f+I Rf
5)をスレフショルドとする内部電源に接続される。(
6)は出力端子(7)に出力パルスを生じさせる論理処
理回路である。(8)はコンデンサの充電開始電位を決
める外付は端子、(9)はバッファAmPである。
図はこの発明の一実施例であるパルス発生回路の回路図
で、図において、(11は入力トリガパルス、(2)は
内部で定めた定電流源、(3)、(4)は比較器で、そ
れぞれ基準電位vr*r+51及びVF*f+I Rf
5)をスレフショルドとする内部電源に接続される。(
6)は出力端子(7)に出力パルスを生じさせる論理処
理回路である。(8)はコンデンサの充電開始電位を決
める外付は端子、(9)はバッファAmPである。
次に動作について説明する。
入力トリガが入ると、トランジスタSWはONし、コン
デンサCの充電端子電位はバッファ出力DC電位V、と
なる。トリガパルスfl+がOFF後トランジスタSW
はOFFとなり、内部コンデンサCに内部固定の定電流
源(2)で定められた定電流が流れ、電荷が蓄積され始
める為、コンデンサ端子電位vcは時間と共に、第2図
波形すに示す様に、直線的に増加していく、比較器(3
)、比較器(4)の基準電位をそれぞれ(5)の基$電
位vref 、 V、□+IHに設定して置き、コン
デンサCへの充電電位がこのIRを横切る時間のみ出力
する様な論理処理回路(6)を設置して置けば、第2図
波形Cに示す様な出力パルスか出力端子(7)より得ら
れる。
デンサCの充電端子電位はバッファ出力DC電位V、と
なる。トリガパルスfl+がOFF後トランジスタSW
はOFFとなり、内部コンデンサCに内部固定の定電流
源(2)で定められた定電流が流れ、電荷が蓄積され始
める為、コンデンサ端子電位vcは時間と共に、第2図
波形すに示す様に、直線的に増加していく、比較器(3
)、比較器(4)の基準電位をそれぞれ(5)の基$電
位vref 、 V、□+IHに設定して置き、コン
デンサCへの充電電位がこのIRを横切る時間のみ出力
する様な論理処理回路(6)を設置して置けば、第2図
波形Cに示す様な出力パルスか出力端子(7)より得ら
れる。
2つの基準電位V1.1及びvrot + I Rは内
部で決められる一定値である為、出力パルスの入力トリ
ガからの位置は、外付は端子(8)によるコンデンサC
の充電開始電位の調整によりリニアにI!11m可能と
なる。また、スレソショルド間電圧IRは一定であり、
コンデンサCへの充電も常に一定である為、パルス幅の
精度は位置によらず一定となる。
部で決められる一定値である為、出力パルスの入力トリ
ガからの位置は、外付は端子(8)によるコンデンサC
の充電開始電位の調整によりリニアにI!11m可能と
なる。また、スレソショルド間電圧IRは一定であり、
コンデンサCへの充電も常に一定である為、パルス幅の
精度は位置によらず一定となる。
トリガパルスからの位置を14、パルス幅をt。
とすると、
1、 =
(3)
■
1 1
で表される、従って、出力パルス幅は内部で決まるCR
で一定値となり、また入力トリガからの位置は外部より
制御されるV、によって調整可能となる。
で一定値となり、また入力トリガからの位置は外部より
制御されるV、によって調整可能となる。
なお、上記実施例では入力トリガパルスよりパルス幅が
一定で位置のみ可変であるパルス発生回路の場合につい
て説明したが、このパルス発生回路はパーストゲートパ
ルスの他、パルス幅が位置に無関係である必要のある総
てのサンプリングパルス回路に対しても適用が可能であ
る。
一定で位置のみ可変であるパルス発生回路の場合につい
て説明したが、このパルス発生回路はパーストゲートパ
ルスの他、パルス幅が位置に無関係である必要のある総
てのサンプリングパルス回路に対しても適用が可能であ
る。
以上の様にこの発明によれば、パルス位置を決める内部
コンデンサ充電開始電位を外部より制御可能としたので
、1ピンで安定な幅を持ったパルスの、位置のみを調整
可能なパルス発生回路が得られるという効果がある。
コンデンサ充電開始電位を外部より制御可能としたので
、1ピンで安定な幅を持ったパルスの、位置のみを調整
可能なパルス発生回路が得られるという効果がある。
第1図はこの発明の一実施例を示すパルス発生回路の回
路図、第2図は第1図の回路の各波形図、第3図、第4
図、第7図はそれぞれ従来のパルス発生回路の回路図、
第5図、第6図、第8図はそれぞれ第3図、第4図、第
7図の回路の波形図である。 (1)−・−入力トリガパルス、(2)・−・・電流源
、+31. (4)・−・比較器、(5)−・−基準電
位、16+−・論理処理回路、(7)−・・・−出力端
子、(8)−・−外部制御電圧端子、(91−バソファ
AmP、Oトートランジスタスイッチ。 なお、図中、同一符号は同一、又は相当部分を示す。
路図、第2図は第1図の回路の各波形図、第3図、第4
図、第7図はそれぞれ従来のパルス発生回路の回路図、
第5図、第6図、第8図はそれぞれ第3図、第4図、第
7図の回路の波形図である。 (1)−・−入力トリガパルス、(2)・−・・電流源
、+31. (4)・−・比較器、(5)−・−基準電
位、16+−・論理処理回路、(7)−・・・−出力端
子、(8)−・−外部制御電圧端子、(91−バソファ
AmP、Oトートランジスタスイッチ。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 第1の基準電圧とこの基準電圧に出力パルス幅を決める
バイアス電源を加えた第2の基準電圧をそれぞれスレッ
ショルド電圧とする第1と第2の比較器に、定電流充電
を行うコンデンサ電圧を入力し、前記コンデンサの充電
開始電圧を外部可変電源により制御可能とし、入力トリ
ガパルス後、前記2つのスレッショルド電圧間にのみパ
ルスを発生させるパルス発生回路において、前記外部可
変電源により幅一定のまま入力トリガからの位置のみを
変化させる様にしたことを特徴とするパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200637A JPH0364207A (ja) | 1989-08-02 | 1989-08-02 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200637A JPH0364207A (ja) | 1989-08-02 | 1989-08-02 | パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364207A true JPH0364207A (ja) | 1991-03-19 |
Family
ID=16427702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1200637A Pending JPH0364207A (ja) | 1989-08-02 | 1989-08-02 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364207A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010525747A (ja) * | 2007-04-23 | 2010-07-22 | クゥアルコム・インコーポレイテッド | 粗タイミング源から微細タイミングを発生する装置及び方法 |
-
1989
- 1989-08-02 JP JP1200637A patent/JPH0364207A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010525747A (ja) * | 2007-04-23 | 2010-07-22 | クゥアルコム・インコーポレイテッド | 粗タイミング源から微細タイミングを発生する装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2711025B2 (ja) | パルス幅変調器 | |
| JP2783964B2 (ja) | タイミング信号発生回路 | |
| JPS59128806A (ja) | Agc回路 | |
| JPH0364207A (ja) | パルス発生回路 | |
| JPH08274635A (ja) | 位相ロック回路 | |
| JPH0715623A (ja) | ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 | |
| JPH02214324A (ja) | パルス発生回路 | |
| JP2000013193A (ja) | 定電流回路およびパルス幅変換回路 | |
| JPS59128821A (ja) | デユ−テイ補正回路 | |
| JPH0219649B2 (ja) | ||
| JPH0335666A (ja) | 映像信号クランプ回路 | |
| JPH0119471Y2 (ja) | ||
| JPH0419502Y2 (ja) | ||
| JPH0410807A (ja) | クロック信号発生回路 | |
| JPH03173218A (ja) | パルス発生回路 | |
| JPH1041791A (ja) | 三角波信号発生回路 | |
| JPH03117912A (ja) | パルス発生回路 | |
| KR920001481Y1 (ko) | 데이타 지연회로 | |
| JP3327414B2 (ja) | パルス幅変調回路 | |
| KR910009045Y1 (ko) | 신호 및 잡음 검출회로 | |
| JPS6094527A (ja) | 矩形波パルス発生器 | |
| JPH01151818A (ja) | 同期信号発生回路 | |
| KR960032131A (ko) | 자동 조정되는 전류원 | |
| JPS60220691A (ja) | 信号発生回路 | |
| JPS60154711A (ja) | 周波数2逓倍回路 |