JPH0366100A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH0366100A JPH0366100A JP1201574A JP20157489A JPH0366100A JP H0366100 A JPH0366100 A JP H0366100A JP 1201574 A JP1201574 A JP 1201574A JP 20157489 A JP20157489 A JP 20157489A JP H0366100 A JPH0366100 A JP H0366100A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sample
- gate
- hold
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、平均値補間信号を利用したサンプルホールド
回路に関するものである。
回路に関するものである。
従来の技術
近年、信号処理の分野では、ディジタル化の流れの中で
、サンプルホールド回路が多く利用されるようになって
きた。
、サンプルホールド回路が多く利用されるようになって
きた。
以下に、従来のサンプルホールド回路について説明する
。
。
第４図は従来のサンプルホールド回路の構成の概略図で
あり、２１はサンプリングゲート、２２はホールドコン
デンサ、２３は増幅器である。２４は入力、２５は出力
である。
あり、２１はサンプリングゲート、２２はホールドコン
デンサ、２３は増幅器である。２４は入力、２５は出力
である。
第５図はこの従来のサンプルホールド回路のサンプリン
グゲート２１を制御するタイムチャートである。
グゲート２１を制御するタイムチャートである。
このように構成されたサンプルホールド回路について、
以下その動作を説明する。
以下その動作を説明する。
まず、入力２４に信号電圧を加え、サンプリングゲート
２１を閉じると、信号電圧は増幅器２３の入力に加えら
れ、出力２５に伝達される。第２図のタイムチャートに
したがって、一定時間後に、サンプリングゲート２１を
開くと、信号電圧はホールドコンデンサ２２によって電
荷の形で蓄えられ、出力２５は保持される。以上の動作
のくり返しにより、サンプリングゲートの開閉に応じて
信号電圧が伝達される。
２１を閉じると、信号電圧は増幅器２３の入力に加えら
れ、出力２５に伝達される。第２図のタイムチャートに
したがって、一定時間後に、サンプリングゲート２１を
開くと、信号電圧はホールドコンデンサ２２によって電
荷の形で蓄えられ、出力２５は保持される。以上の動作
のくり返しにより、サンプリングゲートの開閉に応じて
信号電圧が伝達される。
サンプリングゲートの開閉周波数をｆｃにとすると、こ
のサンプルホールド回路で扱える信号周波数ｆ ｗｉｇ
と開閉周波数ｆｃＫとの間に、ｆ ｗｉｇ＜２ ｆ Ｃ
Ｋの関係が必要であることが知られており、また、出力
２５の信号は、ｆｃＫの成分を含んでいるため、このｆ
ＣＫの成分を、後段にフィルタをつけることにより除去
する必要がある。このフィルタの特性としては第６図に
示すものが必要であるが、実際にはこれを実現するのが
難しく、近い特性のフィルタで代用している。
のサンプルホールド回路で扱える信号周波数ｆ ｗｉｇ
と開閉周波数ｆｃＫとの間に、ｆ ｗｉｇ＜２ ｆ Ｃ
Ｋの関係が必要であることが知られており、また、出力
２５の信号は、ｆｃＫの成分を含んでいるため、このｆ
ＣＫの成分を、後段にフィルタをつけることにより除去
する必要がある。このフィルタの特性としては第６図に
示すものが必要であるが、実際にはこれを実現するのが
難しく、近い特性のフィルタで代用している。
発明が解決しようとする課題
しかしながら、上記の従来の構成では、理想的な後段フ
ィルタを得ることが難しく、近い特性のフィルタで代用
する場合でも、低コスト、省スペースのフィルタを得る
ことが難しかった。
ィルタを得ることが難しく、近い特性のフィルタで代用
する場合でも、低コスト、省スペースのフィルタを得る
ことが難しかった。
本発明は上記従来の問題点を解決するもので、後段のフ
ィルタの低コスト化、省スペース化を実現することので
きるサンプルホールド回路を提供することを目的とする
。
ィルタの低コスト化、省スペース化を実現することので
きるサンプルホールド回路を提供することを目的とする
。
課題を解決するための手段
この目的を達成するために１本発明のサンプルホールド
回路は、サンプルホールド信号のつなぎ部分に、前後の
信停を平均値補間した信号を挿入する構成を有している
。
回路は、サンプルホールド信号のつなぎ部分に、前後の
信停を平均値補間した信号を挿入する構成を有している
。
作用
この構成によって、後段フィルタの低コスト化、省スペ
ース化を実現することができる。
ース化を実現することができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例の平均値補間サンプルホール
ド回路の構成の概略図である。
ド回路の構成の概略図である。
第１図において、１，２，３，４，５，６゜７．８はサ
ンプリングゲート、９．１０，１１゜１２．１３はホー
ルドコンデンサ、１４，１５゜１６．１７．１８は増幅
器、１９．２０はゲートである。
ンプリングゲート、９．１０，１１゜１２．１３はホー
ルドコンデンサ、１４，１５゜１６．１７．１８は増幅
器、１９．２０はゲートである。
第２図は、各ゲートに加える制御信号のタイムチャート
である。
である。
本実施例の平均値補間サンプルホールド回路について、
第２図のタイムチャートを参照して、その動作を説明す
る。
第２図のタイムチャートを参照して、その動作を説明す
る。
まず、時刻ｔｌに開いたゲート２が時刻ｔ２に閉じ、入
力信号がコンデンサ１０にホールドされ、増幅器１５に
入力した信号は、時刻ｔｓ−ｔ４でゲート６によってサ
ンプルホールドされ、出力される。
力信号がコンデンサ１０にホールドされ、増幅器１５に
入力した信号は、時刻ｔｓ−ｔ４でゲート６によってサ
ンプルホールドされ、出力される。
次に、時刻ｔ５に開いたゲート３が時刻ｔ６に閉し、入
力信号が、コンデンサ１１にホールドされ、増幅器１６
に入力した信号は、時刻ｔ７〜ｔ８でゲート１９によっ
て前記増幅器１５に入力した信号と平均化され、時刻ｔ
９〜ｔｌＯでゲート７によってサンプルホールドされ、
出力される。
力信号が、コンデンサ１１にホールドされ、増幅器１６
に入力した信号は、時刻ｔ７〜ｔ８でゲート１９によっ
て前記増幅器１５に入力した信号と平均化され、時刻ｔ
９〜ｔｌＯでゲート７によってサンプルホールドされ、
出力される。
また、時刻ｔ５に開いたゲート４が時刻ｔ８に閉じ、入
力信号が、コンデンサ１２にホールドされ、増幅器１７
に入力した信号は、時刻ｔ■〜ｔ１２でゲート８によっ
て、サンプルホールドされ、出力される。
力信号が、コンデンサ１２にホールドされ、増幅器１７
に入力した信号は、時刻ｔ■〜ｔ１２でゲート８によっ
て、サンプルホールドされ、出力される。
次に、時刻ｔｌ３に開いたゲート１が時刻を目に閉じ、
入力信号が、コンデンサ９にホールドされ、増幅器１４
に入力した信号は１時刻ｔ１６〜ＴＩ８でゲート２０に
よって、前記増幅器１７に入力した信号と平均化され、
時刻ｔＩ７〜ｔ１ｇでゲート５によってサンプルホール
ドされ、出力される。
入力信号が、コンデンサ９にホールドされ、増幅器１４
に入力した信号は１時刻ｔ１６〜ＴＩ８でゲート２０に
よって、前記増幅器１７に入力した信号と平均化され、
時刻ｔＩ７〜ｔ１ｇでゲート５によってサンプルホール
ドされ、出力される。
以上の動作をくり返し、サンプルホールド信号と平均値
補間信号が交互にくり返す出力が得られ、等傷内にサン
プリング周波数は２ｆＣＫとなり、後段フィルタは第３
図に示す特性のフィルタが使用可能となる。このフィル
タは１次数の少ないフィルタとなり、製造コストの削減
、小型化が可能となる。
補間信号が交互にくり返す出力が得られ、等傷内にサン
プリング周波数は２ｆＣＫとなり、後段フィルタは第３
図に示す特性のフィルタが使用可能となる。このフィル
タは１次数の少ないフィルタとなり、製造コストの削減
、小型化が可能となる。
以上のように本実施例によれば、サンプルホールド信号
のつなぎ部分に、前後の信号を平均値補間した信号を挿
入することにより、後段フィルタの低コスト化、省スペ
ース化を実現することができる。
のつなぎ部分に、前後の信号を平均値補間した信号を挿
入することにより、後段フィルタの低コスト化、省スペ
ース化を実現することができる。
なお、本実施例では全てのサンプリングゲート１〜８を
ＮチャネルＭＯ８ＦＥＴ、ゲート１９゜２０をＮチャネ
ルＭＯ８ＦＥＴとしたが、これら全部のＮチャネルＭＯ
３ＦＥＴは同機能の単なるオン／オフ切換えのスイッチ
としてもよい。
ＮチャネルＭＯ８ＦＥＴ、ゲート１９゜２０をＮチャネ
ルＭＯ８ＦＥＴとしたが、これら全部のＮチャネルＭＯ
３ＦＥＴは同機能の単なるオン／オフ切換えのスイッチ
としてもよい。
発明の効果
以上述べたように、この発明を用いることにより、後段
フィルタの製造コスト削減により低コスト化、次数削減
により省スペース化できるという効果をもつサンプルホ
ールド回路を実現できるものである。
フィルタの製造コスト削減により低コスト化、次数削減
により省スペース化できるという効果をもつサンプルホ
ールド回路を実現できるものである。
第１図は本発明の一実施例サンプルホールド回路の構成
図、第２図は同実施例におけるサンプリングゲート制御
のタイムチャート、第３図は後段フィルタ特性図、第４
図は従来のサンプルホールド回路の構成図、第５図は従
来のサンプリングゲート制御のタイムチャート、第６図
は従来の後段フィルタの特性図である。 １〜８・・・・・・サンプリングゲート、９〜１３・・
・・・・ホールドコンデンサ、１４〜１８・・・・・・
増幅器、１９゜２０・・・・・・ゲート。 業 層 第 図 も 畑 ２ｆα ！ ！、−８ ・・−サンプリングゲート ９、／３−・ホールトコンテンプ １４〜１８・・・増ｓＪｋ ／９．υ−°ケート −Ｐｆ＝に
図、第２図は同実施例におけるサンプリングゲート制御
のタイムチャート、第３図は後段フィルタ特性図、第４
図は従来のサンプルホールド回路の構成図、第５図は従
来のサンプリングゲート制御のタイムチャート、第６図
は従来の後段フィルタの特性図である。 １〜８・・・・・・サンプリングゲート、９〜１３・・
・・・・ホールドコンデンサ、１４〜１８・・・・・・
増幅器、１９゜２０・・・・・・ゲート。 業 層 第 図 も 畑 ２ｆα ！ ！、−８ ・・−サンプリングゲート ９、／３−・ホールトコンテンプ １４〜１８・・・増ｓＪｋ ／９．υ−°ケート −Ｐｆ＝に
Claims (1)
- 複数のサンプリングゲートと、前記サンプリングゲート
でホールドした信号電荷を保持する複数のコンデンサと
、前記ホールドした信号電荷を平均化するための１つ以
上のゲートと、前記ホールドした信号を出力する複数の
出力増幅器と、前記複数の出力増幅器の信号を順次サン
プリングするための複数のサンプリングゲートと、前記
順次サンプリングした信号電荷を保持するコンデンサと
、ホールドした信号を出力する増幅器を備えたサンプル
ホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201574A JPH0366100A (ja) | 1989-08-03 | 1989-08-03 | サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201574A JPH0366100A (ja) | 1989-08-03 | 1989-08-03 | サンプルホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0366100A true JPH0366100A (ja) | 1991-03-20 |
Family
ID=16443319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201574A Pending JPH0366100A (ja) | 1989-08-03 | 1989-08-03 | サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0366100A (ja) |
-
1989
- 1989-08-03 JP JP1201574A patent/JPH0366100A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107809249B (zh) | 快速稳定的电容式增益放大电路 | |
| JPH03157012A (ja) | 電圧比較器 | |
| EP1614149B1 (en) | Sample and hold circuits and methods with offset error correction and systems using the same | |
| US7515079B2 (en) | Method of controlling delta-sigma modulator and delta-sigma modulator | |
| US6636084B2 (en) | Sample and hold circuit | |
| US9564855B2 (en) | Apparatus and system for rail-to-rail amplifier | |
| CN101414487B (zh) | 一种采样保持器及采样保持方法 | |
| JPH11103422A (ja) | 低ノイズ低パワーｃｍｏｓ相関型ダブルサンプラー | |
| CA1307836C (en) | Switched capacitor amplifier circuit | |
| EP1315172B1 (en) | Sampling and hold circuit | |
| CN101820257B (zh) | 一种开关电容电路及模数转换器 | |
| CN104682957A (zh) | Sigma-Delta模数转换器 | |
| US6232907B1 (en) | Polarity shifting flash A/D converter and method | |
| US4295204A (en) | Programmable correlator | |
| EP0961401A1 (en) | A low voltage buffer amplifier | |
| CN102035551B (zh) | 一种采样保持器 | |
| JPH0366100A (ja) | サンプルホールド回路 | |
| JPH0629846A (ja) | マルチモード・アナログ・ディジタル変換器および変換方法 | |
| JP2024055972A (ja) | 増幅器 | |
| CN116320806B (zh) | 一种用于cmos图像传感器的高速列读出电路及方法 | |
| CN103762988B (zh) | 音频数模转换电路 | |
| JPH0660689A (ja) | サンプル・ホールド回路 | |
| JPH11251903A (ja) | Ａｄ／ｄａ変換兼用回路 | |
| JPH02274015A (ja) | ２重サンプルホールド回路 | |
| KR100201401B1 (ko) | 샘플/홀드 회로 |