JPH0366141A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0366141A
JPH0366141A JP20320789A JP20320789A JPH0366141A JP H0366141 A JPH0366141 A JP H0366141A JP 20320789 A JP20320789 A JP 20320789A JP 20320789 A JP20320789 A JP 20320789A JP H0366141 A JPH0366141 A JP H0366141A
Authority
JP
Japan
Prior art keywords
semiconductor device
die pad
notch
chip
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20320789A
Other languages
English (en)
Inventor
Masashi Shimoda
下田 正志
Kazuhisa Okada
和久 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20320789A priority Critical patent/JPH0366141A/ja
Publication of JPH0366141A publication Critical patent/JPH0366141A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この考案は半導体装置のグイパッド電位の評価及びそれ
を利用した評価と、内部放熱を必要とされる半導体装置
に関するものである。
〔従来の技術〕
第2図は従来の半導体装置の斜視図で1図において、(
1)はICチップ、(2)はICチップ(1〉のグイバ
ット部、(3〉はダイパッド部(2)を支えているバー
(4〉はICの方向性を示すノツチである。
次に動作について説明する。
従来の半導体装置は特に必要とする場合に限り、評価用
専用端子又は放熱フィンを設けてはいるが、その殆んど
はその端子は設けられていない。
〔発明が解決しようとする課題〕
従来の半導体装置は、以上のように構成されていたので
、故障解析時にはノツチ部又は側面を削り、ICチップ
ダイパッドを支えているバー面(以下基板端子という)
を露出させなければならず、その露出作業時に半導体装
置を破損するなどの問題点があった。
この考案は上記のような問題点を解消する為になされた
もので、故障解析としての基板電位の評価及びそれを利
用した測定(放熱抵抗、基板電位外部印加による特性へ
の影響)を製品性を損なうことなく利用できる半導体装
置を得ることを目的とする。
〔課題を解決するための手段〕
この考案に係る半導体装置は、方向性を示す表面のノツ
チを基板端子となるフレーム面までえぐりリード端子面
を露出させて、半導体評価時に基板端子として利用が出
来るようにしたものである。
〔作 用〕
この考案における半導体装置は、方向性を示すノツチを
フレーム面までえぐることにより、基板端子として利用
が出来るようにしたので、半導体装置の特性をより詳細
に評価でき、品質の向上が図れる。
〔実施例〕
(1)実施例の詳細な説明 以下、この発明の一実施例を図について説明する。
第1図において、(1)はICチップ、(2)はダイパ
ッド部、(3)はダイパッドを支えているバー、(4)
はノツチ部で、基板端子として利用出来るようにダイパ
ッド部(2)を支えているバー(3)部までえぐり、且
つ外部評価端子として利用可能としている。
従来のノツチ部(4)は表面のくぼみ程度のもので、そ
の方向を示す印であったが、本実施例においては、IC
チップダイパッドを支えているバー(3)部までえぐる
ようにしすこので、ICチップの裏面の端子として利用
することが出来る。
なお、上記実施例では中央部表面の現状のノツチ(4)
とした場合を示したが、裏面及び位置として、製造面で
容易な位置としてもよい。又、別の位置に上記目的の為
に付加したものであってもよい。
〔発明の効果〕
以上のようにこの考案によれば、従来のノツチの形状を
変更するだけで製造工程の増加もなく、基板電位・基板
温度の状態の観察及び外的条件付加の特性評価試験が可
能となり、半導体装置の製品としての品質評価の向上が
期待できる。
【図面の簡単な説明】
第1図はこの考案の一実施例を示す半導体装置の斜視図
、第2図は、従来の半導体装置の斜視図である。 図において、(1)はICチップ、(2)はICチップ
のダイパッド部、(3〉はダイパッド部(2)を支えて
いるバーで、電気的にもつながっているフレームの一部
、(4)は半導体装置の方向を示すノツチ(くぼみ) 
、(5)は本考案の基板端子として使用するダイパッド
部への電気的、熱的評価する端子を示す。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 半導体装置において、方向性を示すノッチを、ICチッ
    プダイパッドを支えているバー面までえぐり、リード端
    子化したことを特徴とする半導体装置。
JP20320789A 1989-08-03 1989-08-03 半導体装置 Pending JPH0366141A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20320789A JPH0366141A (ja) 1989-08-03 1989-08-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20320789A JPH0366141A (ja) 1989-08-03 1989-08-03 半導体装置

Publications (1)

Publication Number Publication Date
JPH0366141A true JPH0366141A (ja) 1991-03-20

Family

ID=16470241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20320789A Pending JPH0366141A (ja) 1989-08-03 1989-08-03 半導体装置

Country Status (1)

Country Link
JP (1) JPH0366141A (ja)

Similar Documents

Publication Publication Date Title
JP2560974B2 (ja) 半導体装置
JPH08139257A (ja) 面実装型半導体装置
JPH0366141A (ja) 半導体装置
KR960035997A (ko) 반도체 패키지 및 그 제조방법
JPS5895657U (ja) 集積回路用リ−ドフレ−ム
JPH0229723Y2 (ja)
JPS6329413B2 (ja)
JPS6020938Y2 (ja) 半導体集積回路用部品
JPS6365660A (ja) 半導体集積回路装置
JP2879672B2 (ja) 半導体パッケージのテスト用ソケット
JPH0688857A (ja) 半導体装置用テストボード
JPH09283690A (ja) 半導体集積回路用リードフレーム
JPH0758161A (ja) フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置
JP2505359Y2 (ja) 半導体搭載用基板
KR0144916B1 (ko) 리드프레임 및 그 제조방법
JPH0521649A (ja) 半導体装置
KR830001575B1 (ko) 반도체장치
JPH0414934Y2 (ja)
JP2000138315A (ja) Bga型ic及びbga型icの製造方法
JPS59161057A (ja) 半導体集積回路
JPH04171749A (ja) 半導体装置
JPH0936158A (ja) パッケージ型半導体装置の構造
JPS6056285U (ja) 半導体ic試験装置
JPS61211977A (ja) ソケツト
JPH06268105A (ja) 部品パッケージの構造、および、部品パッケージを用いた電子回路の製造方法