JPH0366206A - High frequency transistor matching circuit - Google Patents
High frequency transistor matching circuitInfo
- Publication number
- JPH0366206A JPH0366206A JP1203294A JP20329489A JPH0366206A JP H0366206 A JPH0366206 A JP H0366206A JP 1203294 A JP1203294 A JP 1203294A JP 20329489 A JP20329489 A JP 20329489A JP H0366206 A JPH0366206 A JP H0366206A
- Authority
- JP
- Japan
- Prior art keywords
- microstrip line
- matching
- transistor
- length
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microwave Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波高出力増幅器に用いるトランジスタの人
出力の整合状態を、容易に、広帯域に、損失少なく、か
つ安価に調整できる高周波トランジスタの整合回路に関
するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a matching circuit for high-frequency transistors that can easily adjust the matching state of the human output of transistors used in high-frequency, high-output amplifiers over a wide band, with little loss, and at low cost. It is something.
従来の技術
高周波用トランジスタの入出力インピーダンスは、一般
に主線路マイクロストリップラインの特性インピーダン
ス(50オーム)に一致しない。電気信号を効率良く増
幅するためには、トランジスタの入出力インピーダンス
と、入出力それぞれの主線路マイクロストリップライン
のインピーダンスができるだけ一致して、その点におけ
る反射ができるだけ少なくなるほど好ましい。とくに高
周波高出力用トランジスタの人出力インピーダンスは、
50オームよりもはるかに小さいので、通常、入出力主
線路マイクロストリップラインに並列にインピーダンス
の低い素子を挿入して、インピーダンスの整合をとるよ
うにしている。先端開放マイクロストリップライン(オ
ープンスタブ)のインピーダンス、Zosは、
Zos−−j−cot βL(1)
但し、β=2π/λ、λは整合をとろうとしている周波
数におけるマイクロストリップライン上での波長、Lは
マイクロストリップラインの長さ、で与えられる。Conventional technology The input and output impedances of high frequency transistors generally do not match the characteristic impedance (50 ohms) of the main line microstrip line. In order to efficiently amplify an electric signal, it is preferable that the input/output impedance of the transistor and the impedance of the input/output main line microstrip line match as much as possible so that reflection at that point is minimized. In particular, the human output impedance of high-frequency, high-output transistors is
Since it is much smaller than 50 ohms, a low impedance element is usually inserted in parallel with the input/output main line microstrip line to match the impedance. The impedance of the open-ended microstrip line (open stub), Zos, is: Zos--j-cot βL (1) Where, β = 2π/λ, λ is the wavelength on the microstrip line at the frequency to be matched. , L is the length of the microstrip line.
したがって、ZosはβLがπ/2、すなわち、Lがλ
/4に近づくにつれ小さくなり、適当な値を選ぶことに
より、トランジスタとの整合をとることができる。Therefore, Zos has βL of π/2, that is, L of λ
It becomes smaller as it approaches /4, and matching with the transistor can be achieved by selecting an appropriate value.
この方法による従来の高周波増幅器の代表的構成を第5
図に示す。第5図において、101は電界効果トランジ
スタ(FET)、102は入力整合回路基板、103は
出力整合回路基板、104は入力端子に接続されるマイ
クロストリップラインで構成された主線路、105は出
力端子に接続されるマイクロストリップラインで構成さ
れた主線路、106は前記トランジスタと前記入力整合
回路基板を接続するワイヤー、107は前記トランジス
タと前記出力整合回路基板を接続するワイヤー 501
は入力整合回路形成するオープンスタブ、502は出力
整合回路を形成するオープンスタブ、503.504は
オープンスタブの長さを調整するための島状電極(パッ
ド)、505.506はオープンスタブと調整用パッド
を接続するためのワイヤーである。この構造において、
入力整合回路および出力整合回路の調整は、オープンス
タブに調整用パッドをワイヤーで接続することにより、
実質的にオープンスタブの長さを調整することによって
行っている。The typical configuration of a conventional high frequency amplifier using this method is shown in the fifth section.
As shown in the figure. In FIG. 5, 101 is a field effect transistor (FET), 102 is an input matching circuit board, 103 is an output matching circuit board, 104 is a main line composed of a microstrip line connected to an input terminal, and 105 is an output terminal. 106 is a wire connecting the transistor and the input matching circuit board; 107 is a wire connecting the transistor and the output matching circuit board; 501
502 is an open stub that forms an input matching circuit, 502 is an open stub that forms an output matching circuit, 503.504 is an island electrode (pad) for adjusting the length of the open stub, and 505.506 is an open stub and for adjustment. This is the wire for connecting the pads. In this structure,
The input matching circuit and output matching circuit can be adjusted by connecting the adjustment pad to the open stub with a wire.
This is essentially done by adjusting the length of the open stub.
この方式をさらに改良したものとして、整合用チップコ
ンデンサを用いたものが知られており、その代表的構造
を第6図に示す。第6図において、101は電界効果ト
ランジスタ(FET)、601は入力整合調整回路基板
、602は出力整合調整回路基板104は入力端子に接
続されるマイクロストリップラインで構成された主線路
、105は出力端子に接続されるマイクロストリップラ
インで構成された主線路、603は入力インピーダンス
繋合用チップコンデンサ、604は出力インピーダンス
整合用チップコンデンサで、603.604のチップコ
ンデンサはともに、下電極はアースされている台座の上
に接続され、上電極はワイヤーでトランジスタと入出力
整合調整回路基板の主線路マイクロストリップラインに
接続されている。 605.606は前記トランジスタ
と前記チップコンデンサを接続するワイヤー、607.
608は、前記チップコンデンサと前記入出力整合調整
回路基板の主線路マイクロストリップラインを接続する
ワイヤーである。As a further improvement of this method, one using a matching chip capacitor is known, and a typical structure thereof is shown in FIG. In FIG. 6, 101 is a field effect transistor (FET), 601 is an input matching adjustment circuit board, 602 is an output matching adjustment circuit board 104 is a main line composed of a microstrip line connected to the input terminal, and 105 is an output The main line consists of a microstrip line connected to the terminal, 603 is a chip capacitor for input impedance connection, 604 is a chip capacitor for output impedance matching, and the lower electrodes of both chip capacitors 603 and 604 are grounded. It is connected to the top of the pedestal, and the upper electrode is connected by a wire to the transistor and the main line microstrip line of the input/output matching adjustment circuit board. 605.606 are wires connecting the transistor and the chip capacitor, 607.
608 is a wire connecting the chip capacitor and the main line microstrip line of the input/output matching adjustment circuit board.
609.610は入出力整合を調整するためのパッド、
611.612は主線路マイクロストリップラインと調
整用パッドを接続するためのワイヤーである。609.610 is a pad for adjusting input/output matching,
611 and 612 are wires for connecting the main line microstrip line and the adjustment pad.
この構造において、入出力整合はチップコンデンサとそ
れを接続しているワイヤーのインダクタンスで主に整合
をとるようにし、補助的に入出力整合調整回路基板にお
いて、調整用パッドをワイヤーで接続することにより行
っている。In this structure, input/output matching is performed primarily by the inductance of the chip capacitor and the wire connecting it, and is supplemented by connecting adjustment pads with wires on the input/output matching adjustment circuit board. Is going.
整合周波数の範囲をさらに広げようとすると、調整はさ
らに複雑となる。一般に整合周波数の広帯域化をはかる
ためには、第1の実施例の方法であれば、適当な位置に
オープンスタブを複数個設けることにより行う。第2の
実施例の方法の場合には、整合用チップコンデンサの数
を増して広帯域化する。実際には、実験的に最適値を決
定したり、コンビュータシもニレ−ジョンなどにより最
適値を決定する。Adjustment becomes even more complex when attempting to extend the range of matching frequencies even further. Generally, in order to widen the matching frequency band, according to the method of the first embodiment, a plurality of open stubs are provided at appropriate positions. In the case of the method of the second embodiment, the number of matching chip capacitors is increased to widen the band. In reality, the optimum value is determined experimentally, or the optimum value is determined by a computer using nihon rayon or the like.
発明が解決しようとする課題
しかし、第1の従来例に示す調整方法では、インピーダ
ンスの低い高周波高出力FETの整合をとるのは困難で
ある。主線路のインピーダンスは一般に50オームであ
り、これに対して高周波高出力FETのインピーダンス
は一般に数オームもしくは1オーム以下となっている。Problems to be Solved by the Invention However, with the adjustment method shown in the first conventional example, it is difficult to match high frequency, high output FETs with low impedance. The impedance of the main line is generally 50 ohms, whereas the impedance of high frequency, high output FETs is generally several ohms or less than 1 ohm.
したがって、これを整合させるためには、主線路とアー
ス間にかなり静電容量の大きいコンデンサを挿入するこ
とが必要となる。実施例1に示したオープンスタブでこ
れを実現するためには、(1)式より容易にわかるよう
に、オープンスタブの長さを、整合をとろうとしでいる
周波数の1/4波長にかなり近い長さにする必要がある
。しかしオープンスタブのインピーダンスは、cotβ
Lで変化し、1/4波長付近では、スタブ長がわずかに
変化してもその値は太き(変化することになり、実際の
調整は極めて困難となる。したがって第1の実施例の方
法は、高周波高出力FET)ランジスタの整合をとるの
には適していない。Therefore, in order to match this, it is necessary to insert a capacitor with a considerably large capacitance between the main line and the ground. In order to achieve this with the open stub shown in Example 1, as can be easily seen from equation (1), the length of the open stub must be set to approximately 1/4 wavelength of the frequency to be matched. It needs to be close in length. However, the impedance of the open stub is cotβ
L, and in the vicinity of 1/4 wavelength, even if the stub length changes slightly, its value becomes thick (changes), making actual adjustment extremely difficult.Therefore, the method of the first embodiment is not suitable for matching transistors (high-frequency, high-output FETs).
また第2の従来例に述べた構成の場合、大きいチップコ
ンデンサを接続するため、第1の従来例よりも、インピ
ーダンスの低い高周波高出力FETとの整合をとりやす
いが、コツプコンデンサの静電容量の値を微調整するの
が困難であり、そこで入出力整合回路基板上にオープン
スタブを形威し、このオープンスタブの長さを微調整す
ることによって、整合微調整を行う必要がある。また整
合用コンデンサは、主線路トアース間に挿入されるため
、信号の伝送損失を少なくするためには、誘電体損失な
どコンデンサとしての損失のきわめて小さいことが要求
され、そのため必然的に高価なものとなる。さらに製造
する上でチップを実装するため工数が増し、またチップ
取り付は部が別にいるなどから小型高集積化が困難であ
り、その結果製造コストも高くなる。In addition, in the case of the configuration described in the second conventional example, since a large chip capacitor is connected, it is easier to match with a high frequency, high output FET with low impedance than in the first conventional example, but the capacitance of the chip capacitor Therefore, it is necessary to form an open stub on the input/output matching circuit board and finely adjust the matching by adjusting the length of the open stub. In addition, matching capacitors are inserted between the main line and ground, so in order to reduce signal transmission loss, the capacitor must have extremely low loss such as dielectric loss, and as a result, it is inevitably expensive. becomes. Furthermore, mounting the chips during manufacturing increases the number of man-hours, and since a separate part is required for mounting the chips, it is difficult to achieve small size and high integration, resulting in high manufacturing costs.
また広帯域化を図る場合、実験的に決めたり、コンピュ
ータシミュレーションを行う必要があり、非常に時間と
労力を必要とし、コスト上昇の要因となる。Furthermore, when attempting to widen the band, it is necessary to make decisions experimentally or perform computer simulations, which requires a great deal of time and effort, leading to an increase in costs.
課題を解決するための手段
本発明は上記課題を解決するため、トランジスタの入出
力インピーダンス整合回路において、主線路に並列に薄
膜コンデンサもしくはインターデジタルコンデンサと先
端開放マイクロスI・リップラインの直列回路を複数組
有し、前記直列回路のサセプタンスが、前記トランジス
タに近いものほど大きく、かつ各段間のマイクロストリ
ップラインの長さが短くなっていることにより、前記ト
ランジスタとの整合状態を広帯域で調整できるようにし
たものである。Means for Solving the Problems In order to solve the above problems, the present invention provides a series circuit of a thin film capacitor or an interdigital capacitor and an open-ended micros I lip line in parallel to the main line in a transistor input/output impedance matching circuit. There are multiple sets, and the susceptance of the series circuit is larger as it is closer to the transistor, and the length of the microstrip line between each stage is shorter, so that the matching state with the transistor can be adjusted over a wide band. This is how it was done.
作用
本発明は上記した構成により、インピーダンスの低い高
周波高出力トランジスタの整合をとるのが容易であり、
また整合用コンデンサの損失に基づく信号の伝送損失を
小さくすることができ、さらに実装工数が少なく、小型
集積化が可能であり、製造コストが安(、広帯域で整合
できる高周波1〜ランジスタの整合回路を提供するもの
である。Effect The present invention has the above-described configuration, which makes it easy to match high-frequency, high-output transistors with low impedance.
In addition, it is possible to reduce the signal transmission loss due to the loss of the matching capacitor, and it also requires fewer mounting steps, allows for compact integration, and has low manufacturing costs. It provides:
実施例
以下本発明の高周波増幅器の整合回路の実施例について
、図面を参照しながら説明する。Embodiments Hereinafter, embodiments of a matching circuit for a high frequency amplifier according to the present invention will be described with reference to the drawings.
第1図は本発明の高周波トランジスタの整合回路の構造
の1実施例を示したものである。第1図において、10
1は電界効果トランジスタ(F B ”F’)、102
は入力整合回路基板、103は出力整合回路基板、10
4は入力端子に接続されるマイクロストリップラインで
構成された主線路、105は出力端子に接続されるマイ
クロストリップラインで構成された主線路、106は前
記トランジスタと前記入力整合回路基板を接続するワイ
ヤー、107は前記トランジスタと前記出力整合回路基
板を接続するワ0
イヤー 10B、109.110は入力整合用薄膜コン
デンサ、111 112は出力整合用薄膜コンデンサ、
113.114.115.116.117は、前記薄膜
コンデンサの主線路に接続されていない側の電極に接続
されて先端開放マイクロストリップラインである。FIG. 1 shows an embodiment of the structure of a matching circuit for high frequency transistors according to the present invention. In Figure 1, 10
1 is a field effect transistor (F B "F'), 102
is an input matching circuit board, 103 is an output matching circuit board, 10
4 is a main line composed of a microstrip line connected to an input terminal, 105 is a main line composed of a microstrip line connected to an output terminal, and 106 is a wire connecting the transistor and the input matching circuit board. , 107 is a wire 10B connecting the transistor and the output matching circuit board, 109.110 is a thin film capacitor for input matching, 111 and 112 are thin film capacitors for output matching,
113.114.115.116.117 is an open-ended microstrip line connected to the electrode on the side of the thin film capacitor that is not connected to the main line.
入出力整合回路基板はアルくすなとのセラくツク基板を
用い、主線路およびマイクロストリップラインなどの導
電部にはCr−Auを用い、薄膜コンデンサとしては酸
化珪素を誘電体として用いた金属−誘電体−金属構造の
薄膜コンデンサを用いた。またトランジスタとしてGa
As FETを、また整合させる中心周波数として14
GHzを用いた。アルξす基板の誘電率を9.8どした
場合、14GHzにおける1/4波長相当のマイクロス
トリップラインの長さは約2mmである。The input/output matching circuit board uses Alkusuna's ceramic board, Cr-Au is used for the conductive parts such as the main line and microstrip line, and the thin film capacitor is made of metal using silicon oxide as the dielectric. A thin film capacitor with a dielectric-metal structure was used. Also, as a transistor, Ga
14 as the center frequency to also match the As FET.
GHz was used. When the dielectric constant of the substrate ξ is 9.8, the length of the microstrip line corresponding to 1/4 wavelength at 14 GHz is about 2 mm.
この構造において、入力整合および出力整合の調整は、
薄膜コンデンサ108−112の静電容量の大きさと、
先端開放マイクロストリップライン113117の長さ
を適当な値にすることによって行う。In this structure, the input matching and output matching adjustments are
The size of the capacitance of the thin film capacitors 108-112,
This is done by setting the length of the open-end microstrip line 113117 to an appropriate value.
本方式における整合方法についてさらに詳しく説明する
。前述したように、高出力FETの入出力インピーダン
スは数オームから1オーム以下と主線路のインピーダン
ス50オームに比べてかなり低い。そこで本実施例では
その整合をとるために主線路マイクロストリップライン
に並列に簿膜コンデンサと先端開放マイクロストリップ
ラインの直列回路を挿入している。この直列回路のイン
ピーダンス、
Zinは、
Zin=1/jωc−jZo−cotβL(2)=
j(1/ωc+Zo−cotβL > (3)但し、ω
−2πf、β=2π/λ
fは整合をとろうとしている周波数、Cは薄膜コンデン
サの静電容量、Zoはマイクロストリップラインの特性
インピーダンス、λは整合をとろうとしている周波数の
基板内での波長、Lはマイクロストリップラインの長さ
である。The matching method in this system will be explained in more detail. As mentioned above, the input/output impedance of the high output FET is from several ohms to less than 1 ohm, which is considerably lower than the impedance of the main line, which is 50 ohms. Therefore, in this embodiment, a series circuit of a film capacitor and an open-ended microstrip line is inserted in parallel with the main line microstrip line in order to achieve the matching. The impedance of this series circuit, Zin, is: Zin=1/jωc−jZo−cotβL(2)=
j (1/ωc+Zo-cotβL > (3) However, ω
-2πf, β=2π/λ f is the frequency to be matched, C is the capacitance of the thin film capacitor, Zo is the characteristic impedance of the microstrip line, and λ is the frequency within the substrate to be matched. The wavelength, L, is the length of the microstrip line.
で表わされる。したがって、(3)式かられかるように
、静電容量Cとマイクロストリップラインの長1
2
さLを適当に選択することにより、Zinの値を数オー
ムあるいは1オーム以下にすることは容易である。なお
cotβし、1/4波長の長さのとき0とあり、Zin
は、静電容量Cだけで決まる。It is expressed as Therefore, as can be seen from equation (3), by appropriately selecting the capacitance C and the length L of the microstrip line, it is easy to reduce the value of Zin to several ohms or 1 ohm or less. be. Note that cotβ is 0 when the length is 1/4 wavelength, and Zin
is determined only by the capacitance C.
本実施連では整合する周波数範囲を広くする、すなわち
広帯域化するために、整合用薄膜コンデンサと先端開放
マイクロストリップラインの段数を多くしている。その
効果を第2図に示すいわゆるスごスチャートで説明する
。第2図はスミスチャートで、とくにアト逅ツタンス表
示したものである。正規化インピーダンスを50オーム
にとってイル。従って円の中心点Cは50オームのイン
ピーダンスに対応しており、したがって整合回路のイン
ピーダンスがこの点、すなわち、50オームになれば整
合がとれたことになる。円の左端、点Sは0オーム、い
いかえればショートに対応する。円の右端、点0は、イ
ンピーダンス、■、いいかえれば、オーブンに対応する
。第2図における点Sと点Eを通る円Aはコンダクタン
ス、1の円を表わす。また曲vAEはサセプタンス、l
の曲線であり、これより左側はサセプタンスが1以上を
表わす。高周波高出力トランジスタの入出力インピーダ
ンスは1オーム、あるいはそれ以下であり、通常、円A
の内部の点で、点S近傍の値をとり、例えば点X1をと
る。整合をとることは、スごスチャート上で考えた場合
、点Xを点Cまで整合回路で移動させることと等価であ
る。その代表例が円穴上の点Yを経由して点Cにいたる
曲線Pl、C1に対応した整合方法である。Plは、位
相回転量であり、トランジスタから整合用コンデンサま
での間に直列に入るマイクロストリップラインの長さに
対応し、CIは主線路に並列に接続されるサセプタンス
に対応する。Plに対応する特性は近似的に、トランジ
スタと整合回路を接続するワイヤーでも得ることができ
る。C1に対応する値は、薄膜コンデンサとそれに接続
された先端開放マイクロストリップラインのサセプタン
スに対応する。これが1段整合の場合の例である。しか
しこの方法では広帯域の整合をとることはできない。In this implementation series, in order to widen the matching frequency range, that is, to widen the band, the number of stages of matching thin film capacitors and open-ended microstrip lines is increased. The effect will be explained using the so-called progress chart shown in FIG. Figure 2 is a Smith chart, especially displayed in terms of attrition. The normalized impedance is set to 50 ohms. Therefore, the center point C of the circle corresponds to an impedance of 50 ohms, and therefore matching is achieved when the impedance of the matching circuit reaches this point, that is, 50 ohms. The left end of the circle, point S, corresponds to 0 ohm, or in other words, a short circuit. The right end of the circle, point 0, corresponds to the impedance, ■, in other words, the oven. A circle A passing through points S and E in FIG. 2 represents a circle with a conductance of 1. Also, the song vAE is susceptance, l
The left side of this curve represents a susceptance of 1 or more. The input/output impedance of a high frequency, high power transistor is 1 ohm or less, and is usually a circle A.
A value near point S is taken at a point inside , for example, point X1. When considered on the schedule chart, matching is equivalent to moving point X to point C using a matching circuit. A typical example is a matching method corresponding to curves Pl and C1 that reach point C via point Y on the circular hole. Pl is the amount of phase rotation and corresponds to the length of the microstrip line connected in series between the transistor and the matching capacitor, and CI corresponds to the susceptance connected in parallel to the main line. The characteristics corresponding to Pl can also be approximately obtained by a wire connecting a transistor and a matching circuit. The value corresponding to C1 corresponds to the susceptance of the thin film capacitor and the open-ended microstrip line connected thereto. This is an example of one-stage matching. However, this method cannot achieve broadband matching.
一般に、広帯域の整合をとるためには、点Cに3
4
移動させるまでに、できるだけ位相回転(ス果スチャー
ト上で回転させることと等価)を大きくしてやればよい
。なぜなら位相回転により、より広い周波数範囲をスミ
スチャート上で1点に集められるからである。本実施例
ではそのために、整合素子の段数を増やしている。さら
にその整合素子の定数に一定の関係を与えておくことに
より、はとんど調整の必要なく広帯域の整合がとれるよ
うにしたものである。その動作の説明を、第2図を用い
てさらに行う。Generally, in order to achieve broadband matching, it is sufficient to increase the phase rotation (equivalent to rotation on a scale chart) as much as possible before moving 3 4 to point C. This is because phase rotation allows a wider frequency range to be concentrated at one point on the Smith chart. For this purpose, in this embodiment, the number of stages of matching elements is increased. Furthermore, by giving a constant relationship to the constants of the matching elements, wideband matching can be achieved with almost no need for adjustment. The operation will be further explained using FIG.
いまトランジスタの入力インピーダンスが点Xにあり、
点Xは等コンダクタンス円、Mlの中にあるとする。M
lは円Aの中にあり、点Xを含む。Now the input impedance of the transistor is at point X,
Assume that point X is inside the equiconductance circle, Ml. M
l is inside circle A and includes point X.
トランジスタと整合用薄膜コンデンサ108を接続する
ワイヤー106およびマイクロストリップラインにより
位相回転させ、その値が、円M1の上端の点X1にくる
ように設定する。そこで第1段目の整合用薄膜コンデン
サ108と先端開放マイクロストリップライン113の
イ直を、コンダクタンス円Ml上を、点X2まで移動す
るように設定する。The phase is rotated by the wire 106 and the microstrip line connecting the transistor and the matching thin film capacitor 108, and the value thereof is set to be at the point X1 at the upper end of the circle M1. Therefore, the alignment of the first-stage matching thin film capacitor 108 and the open-end microstrip line 113 is set so as to move on the conductance circle Ml to the point X2.
この時、点X2は、点Xよりも小さいセサプタンスを有
する曲線N2上にもってくるようにする。At this time, the point X2 is placed on the curve N2 having a smaller sesaptance than the point X.
次に第1と第2の薄膜コンデンサの段間マイクロストリ
ップラインの位相回転により、点X2を、等コンダクタ
ンス円M2上の点X3にもって(るように、マイクロス
トリップラインの長さを設定する。次に第2の薄膜コン
デンサ109と先端開放マイクロストリップライン11
4により、点x3が点X4まで移動するようにその値を
設定する。この時、点x4は、点X2よりも小さいセサ
プタンスを有する曲線N3上にもってくるようにする。Next, by rotating the phase of the microstrip line between the stages of the first and second thin film capacitors, the length of the microstrip line is set so that point X2 is brought to point X3 on the equiconductance circle M2. Next, the second thin film capacitor 109 and the open-ended microstrip line 11
4, the value is set so that point x3 moves to point X4. At this time, the point x4 is placed on the curve N3 having a smaller sesaptance than the point X2.
次に第2と第3の薄膜コンデンサの段間マイクロストリ
ップラインの位相回転により、点x4を、コンダクタン
ス円穴上の点X5にもってくるようにマイクロストリッ
プラインの長さを設定する。Next, by rotating the phase of the microstrip line between the stages of the second and third thin film capacitors, the length of the microstrip line is set so that point x4 comes to point X5 on the conductance circular hole.
次に第3の薄膜コンデンサ110と先端開放マイクロス
トリップライン115により、点X5を点Cまで移動さ
せることにより、中心周波数において整合をとる。これ
により位相が2回転半しており整合させたい周波数近く
で、広帯域の整合をとるこ5
6
とができる。Next, by moving the point X5 to the point C using the third thin film capacitor 110 and the open-ended microstrip line 115, matching is achieved at the center frequency. As a result, the phase is rotated by two and a half revolutions, and wideband matching can be achieved near the frequency to be matched.
この時、整合回路の定数の決め方として、本実施例で示
したように、最初の等コンダクタンス円が円Aの中にあ
り、整合回路の段数が進むにしたがって、円Aに近づき
、かつサセプタンスが小さくなるように設定しておけば
、位相回転を繰り返しながら、整合点Cに集束するよう
にすることができる。このことは、整合用薄膜コンデン
サと先端開放マイクロストリップラインで構成するサセ
プタンスが、前段のものほど大きいことに対応する。先
端開放マイクロストリップラインの長さを同じとすると
、薄膜コンデンサの値が前段のものほど大きいことに対
応する。また薄膜コンデンサの値が同じであれば、サセ
プタンス値が負にならない範囲で、マイクロストリップ
ラインの長さを1/4波長の長さに近づけることに対応
する。また段間マイクロストリップラインの長さは、前
段のものほど、等コンダクタンス円の直径が短く位相回
転量が少なくて良いことから、前段のものほどその長さ
が短くなっていることに対応する。段間マイクロストリ
ップラインの長さの最大値は円A内で位相回転させる場
合で、その時の点Cからの見込み角は180度以下、す
なわち、それだけの位相回転に必要なマイクロストリッ
プラインの長さは、1/4波長以下となる。At this time, as shown in this example, the method of determining the constant of the matching circuit is that the first equiconductance circle is within circle A, and as the number of stages of the matching circuit increases, it approaches circle A and the susceptance is By setting it to be small, it is possible to focus on the matching point C while repeating phase rotation. This corresponds to the fact that the susceptance of the matching thin film capacitor and the open-ended microstrip line is larger in the earlier stages. If the length of the open-ended microstrip line is the same, this corresponds to the fact that the value of the thin film capacitor in the previous stage is larger. Further, if the value of the thin film capacitor is the same, this corresponds to making the length of the microstrip line closer to the length of 1/4 wavelength within a range where the susceptance value does not become negative. Furthermore, the length of the interstage microstrip line corresponds to the fact that the earlier the interstage microstrip line is, the shorter the diameter of the equiconductance circle is and the smaller the amount of phase rotation is required. The maximum length of the interstage microstrip line is when the phase is rotated within circle A, and the angle of view from point C is 180 degrees or less, that is, the length of the microstrip line required for that much phase rotation. is less than 1/4 wavelength.
本実施例で示した点Xから、点X1までの移動調整は、
トランジスタと整合回路を接続するワイヤーの長さ、太
さ、本数で容易に調整することができる。したがってそ
の部分の調整さえずれば、容易に広帯域の整合をとるこ
とができる。本実施例の説明では、トランジスタの入力
インピーダンスが円Aの中にあるとした。高周波高出力
用FETのIOG Hz −20G Hzにおける入力
インピーダンスは、はぼそのようなイ直をとる。またも
し円Aの外にあったとしても、最初の接続ワイヤーとマ
イクロストリップラインの値によって、かなり広範囲で
の位相回転が可能であり、実質的に円Aの中にもってく
ることができる。したがって、同しように本実施例の回
路により、広帯域で整合をとることができる。The movement adjustment from point X to point X1 shown in this example is as follows:
The length, thickness, and number of wires connecting the transistor and matching circuit can be easily adjusted. Therefore, by adjusting that part, broadband matching can be easily achieved. In the description of this embodiment, it is assumed that the input impedance of the transistor is within circle A. The input impedance of the high-frequency, high-output FET at IOG Hz - 20 GHz takes a vague straight line. Also, even if it is outside circle A, depending on the values of the initial connecting wire and the microstrip line, a fairly wide range of phase rotation is possible and it can be brought substantially into circle A. Therefore, similarly, the circuit of this embodiment can perform matching over a wide band.
7
8
14GHzにおいて、1段で整合させた場合、整合のと
れた周波数範囲は、13.8−14.1 G Hzであ
ったが、本実施例のように3段構成で整合させた場合に
は、12.5−14.5G Hzで整合させることがで
き、本実施例の方法により、整合周波数帯域が0.3G
Hzから2GHzへと約7倍に拡大した。At 7 8 14 GHz, the matched frequency range was 13.8-14.1 GHz when matching was done with one stage, but when matching was done with three stages as in this example, can be matched at 12.5-14.5 GHz, and by the method of this example, the matching frequency band can be adjusted to 0.3 GHz.
The frequency has been expanded approximately seven times from Hz to 2GHz.
以上入力整合回路の説明をしたが、出力整合回路も同様
にして槽底でき、同様の目的、効果の得られることは明
かである。なお第1図では、出力整合回路は2段構成の
実施例を示している。段数が変化しても本実施例の各段
の回路定数の設定の仕方は前述の通りである。段数が増
すほど、整合回路での位相回転量が増し、広帯域での整
合が可能となる。Although the input matching circuit has been explained above, it is clear that the output matching circuit can also be constructed in the same manner and the same objectives and effects can be obtained. Note that FIG. 1 shows an embodiment in which the output matching circuit has a two-stage configuration. Even if the number of stages changes, the method of setting the circuit constants of each stage in this embodiment is as described above. As the number of stages increases, the amount of phase rotation in the matching circuit increases, enabling matching over a wide band.
また(3)式かられかるように、先端開放マイクロスト
リップラインの長さを適当に選ぶことにより、整合用コ
ンデンサの静電容量の値をきわめて小さく選ぶことがで
きる。Furthermore, as can be seen from equation (3), by appropriately selecting the length of the open-ended microstrip line, the value of the capacitance of the matching capacitor can be selected to be extremely small.
例えば、Zin=−jl(1オーム)としたい場合、(
3)式より、1−1/ωC+ZocotβLの条件を満
たすようにLとCの値をきめればよく、具体的には、L
の長さを1/4波長近傍の値にを選ぶことにより実現で
きる。Cが小さくても、Lを1/4波長近傍で、1/4
波長よりも少し長い値にとれば、ZocotβLの値は
、負で小さな値をとることから、Zinを小さくするこ
とができることがわかる。For example, if you want Zin=-jl (1 ohm), (
From formula 3), it is sufficient to determine the values of L and C so as to satisfy the condition of 1-1/ωC+ZocotβL. Specifically, L
This can be achieved by choosing the length of around 1/4 wavelength. Even if C is small, L is around 1/4 wavelength, 1/4
If a value slightly longer than the wavelength is taken, the value of ZocotβL takes a negative and small value, which shows that Zin can be made small.
このことは整合用コンデンサの電極面積をきわめて小さ
くできることを意味し、したがって、コンデンサの電極
面積に比例するコンデンサの損失をきわめて小さくでき
る。また逆に、少々、コンデンサの損失特性が、従来の
ものよりも悪くても使用できることになり、その場合に
はコストの低減になる。This means that the electrode area of the matching capacitor can be made extremely small, and therefore the loss of the capacitor, which is proportional to the electrode area of the capacitor, can be made extremely small. Conversely, the capacitor can be used even if its loss characteristics are slightly worse than the conventional capacitor, and in that case, the cost will be reduced.
またLの長さとしては好ましい範囲が存在する。Further, there is a preferable range for the length of L.
(3)式かられかるように、Zinの値は、Lが0の時
、■であり、Lが1/4波長の長さに近づくにつれて次
第に小さくなり、やがて、l/ωC−ZocotβLの
時、0となる。それまでZinは正の値、すなわちスご
スチャート上では、上半9
0
面(サセプタンスが負の領域)に存在する。Lがそれよ
り大きくなると、Zinは負の値となり、L=1/2波
長の長さで、Cの値に関係なく、■となり、インピーダ
ンス整合の役割を果たさなくなる。したがってLの長さ
としては、低インピーダンスのトランジスタの整合に用
いるためには、CがCとして効果的に作用する範囲、す
なわち、1 /arc>−z o c o tβL(Z
inが負、またはその逆数であるサセプタンスが正)の
範囲の値をとることが好ましい。そしてその条件内であ
れば、Lの長さを長くすることによって、直列回路のサ
セプタンスを小さくすることができる。したがって本実
施例のように、トランジスタに近い側のものほど低いサ
セプタンスに設定する場合は、Cの値がほとんど同じで
あっても、トランジスタに近い側の先端短絡マイクロス
トリップラインの長さを、長くしておけば本発明の効果
が得られる。As can be seen from equation (3), the value of Zin is ■ when L is 0, gradually becomes smaller as L approaches the length of 1/4 wavelength, and eventually becomes smaller when l/ωC−ZocotβL. , becomes 0. Until then, Zin has a positive value, that is, it exists in the upper half 9 0 plane (region where the susceptance is negative) on the graph. When L becomes larger than that, Zin becomes a negative value, and when L=1/2 wavelength, irrespective of the value of C, it becomes ■, and does not play the role of impedance matching. Therefore, the length of L must be within the range in which C effectively acts as C for use in matching low impedance transistors, that is, 1 /arc>-z o co tβL(Z
It is preferable to take a value in the range of (in is negative, or its reciprocal, susceptance, is positive). If the conditions are within these conditions, the susceptance of the series circuit can be reduced by increasing the length of L. Therefore, as in this example, if the susceptance is set to be lower as the side closer to the transistor is set, the length of the short-circuited microstrip line on the side closer to the transistor is made longer, even if the value of C is almost the same. If this is done, the effects of the present invention can be obtained.
また先端開放マイクロストリップラインの長さを1/4
波長に設定した場合は、(3)式において、先端開放マ
イクロストリップラインによる項は0となり、薄膜コン
デンサの静電容量のみで(3)式のZinはきまる。Also, the length of the open-ended microstrip line is reduced to 1/4.
When it is set to the wavelength, in equation (3), the term due to the open-ended microstrip line becomes 0, and Zin in equation (3) is determined only by the capacitance of the thin film capacitor.
本実施例の槽底は、あまり基板上の制約を受けることな
くほぼ任意の場所に、薄膜コンデンサを接地できるので
、集積化、小型化に有用である。The tank bottom of this embodiment allows the thin film capacitor to be grounded at almost any location without being subject to too many restrictions on the substrate, so it is useful for integration and miniaturization.
本実施例では、入出力整合回路ともに同一の方式で整合
をとったが、一般に出力インピーダンスは入力インピー
ダンスよりも高いので、人力整合のみに本実施例の方法
を用いてもよい。In this embodiment, matching was performed using the same method for both input and output matching circuits, but since the output impedance is generally higher than the input impedance, the method of this embodiment may be used only for manual matching.
さらに調整範囲の広い他の実施例を第3図に示す。Another embodiment with a wider adjustment range is shown in FIG.
第3図は、先端開放マイクロストリップラインの長さの
調整をできるようにして、整合調整をより広範囲ででき
るようにしたものである。第3図において、102は入
力整合回路基板、104は主線路、106はトランジス
タへ接続するためのワイヤ10B、109.110は入
力整合用薄膜コンデンサ、113.114.115は薄
膜コンデンサの、主線路が接続されていない側の電極に
、接続された先端開放マイクロストリップライン、30
1は前記各1
2
先端開放マイクロストリップラインの近傍に設けられた
島状電極(パッド)、302は先端開放マイクロストリ
ップラインの実質的長さを調整するためワイヤーである
。In FIG. 3, the length of the microstrip line with an open end can be adjusted, so that alignment can be adjusted over a wider range. In Fig. 3, 102 is the input matching circuit board, 104 is the main line, 106 is the wire 10B for connecting to the transistor, 109.110 is the input matching thin film capacitor, 113.114.115 is the main line of the thin film capacitor. An open-ended microstrip line connected to the electrode on the side to which it is not connected, 30
Reference numeral 1 denotes an island-shaped electrode (pad) provided near each of the open-end microstrip lines, and 302 represents a wire for adjusting the substantial length of the open-end microstrip line.
本実施例では、はぼ整合すると思われる値に薄膜コンデ
ンサの値を最初から設定し、トランジスタの特性のバラ
ツキや、薄膜コンデンサの製造時のバラツキなどによる
整合のズレを、先端開放マイクロストリップラインの実
質的長さを変えることによって調整することができる。In this example, the value of the thin film capacitor is set from the beginning to a value that is considered to be closely matched, and the mismatching caused by variations in transistor characteristics and manufacturing process of the thin film capacitor is corrected by using an open-ended microstrip line. Adjustment can be made by changing the substantial length.
実際に長さを変える方法として、本実施例では、ワイヤ
ーによって先端開放マイクロストリップラインと島状電
極を適当に接続することにより行っている。したがって
厳密にはワイヤーのインダクタンス分が直列入ることに
なり、その分を補正してやる必要があるが、それほど大
きな影響はないので、基本的にはその分こみで調整する
ことが可能である。とくにワイヤーの長さを短くしたり
、本数を増したり、あるいはワイヤーの代わりにリボン
などを用いることによって、実質的にはほとんど支障な
く調整できるようにすることができる。In this embodiment, the actual length can be changed by appropriately connecting the open-ended microstrip line and the island-shaped electrode with a wire. Therefore, strictly speaking, the inductance of the wire will be added in series, and it will be necessary to compensate for that amount, but it will not have a large effect, so basically it is possible to adjust by that amount. In particular, by shortening the length of the wires, increasing the number of wires, or using ribbons or the like instead of wires, adjustment can be made virtually without any trouble.
本実施例では人力整合回路のみを示したが、出力整合回
路も同様にして構成できることは明かである。Although only the manual matching circuit is shown in this embodiment, it is clear that the output matching circuit can be constructed in the same manner.
第4図は使用するコンデンサの種類の異なる、他の実施
例の構造を示したものである。第4図において、102
は入力整合回路基板、104は主線路、106はトラン
ジスタと接続するためのワイヤー、401.402.4
03は人力整合用コンデンサで、誘電体基板上に電極を
互い違いに入り組んだ形に対向させて、対向電極間の静
電容量を利用した、いわゆるインターデジタルコンデン
サ、113.114.115は前記インターデジタルコ
ンデンサの主線路が接続されていない側の電極に接続さ
れたマイクロストリップラインである。本実施例ではイ
ンターデジタルコンデンサを用いたが、インターデジタ
ルコンデンサも薄膜コンデンサ同様、集積化が容易であ
り、また対向電極部の面積を減らすことによって、コン
デンサの損失を減少させることができ、やはり本発明の
目的とする効果の得られる3
4
ものである。FIG. 4 shows the structure of another embodiment in which the types of capacitors used are different. In Figure 4, 102
is an input matching circuit board, 104 is a main line, 106 is a wire for connecting to a transistor, 401.402.4
03 is a human matching capacitor, which is a so-called interdigital capacitor that utilizes the capacitance between the opposing electrodes by arranging electrodes facing each other in a complicated manner on a dielectric substrate. 113, 114, and 115 are the interdigital This is a microstrip line connected to the electrode on the side where the main line of the capacitor is not connected. Although an interdigital capacitor was used in this example, an interdigital capacitor is easy to integrate like a thin film capacitor, and the loss of the capacitor can be reduced by reducing the area of the opposing electrode. 3 4 It is possible to obtain the desired effect of the invention.
発明の効果
以上述べた如く、本発明は、主線路に並列に薄膜コンデ
ンサもしくはインターデジタルコンデンサと先端開放マ
イクロストリップラインの直列回路を複数組有し、前記
直列回路のサセプタンスが前記トランジスタに近いもの
ほど大きく、かつ各段間のマイクロストリップラインの
長さは短くなっていることにより、インピーダンスの低
い高周波高出力トランジスタの整合をとるのが容易であ
り、整合用コンデンサの損失に基づく信号の伝送損失を
低減することができ、また実装工数が少なく、小型集積
化が可能であり、製造コストが安く、広帯域での整合が
可能な高周波トランジスタの整合回路を提供するもので
ある。Effects of the Invention As described above, the present invention has a plurality of series circuits of a thin film capacitor or an interdigital capacitor and an open-ended microstrip line in parallel to the main line, and the closer the susceptance of the series circuit is to that of the transistor, the more The microstrip line is large and the length of the microstrip line between each stage is short, making it easy to match high-frequency, high-output transistors with low impedance, and reducing signal transmission loss due to loss in matching capacitors. The purpose of the present invention is to provide a matching circuit for high-frequency transistors that can be reduced in size, requires fewer mounting steps, can be integrated in a small size, is inexpensive to manufacture, and can be matched over a wide band.
第1図は本発明の一実施例を示す基本構造図、第2図は
その動作、および原理の説明図、第3図、第4図は第1
の基本構成を用いた他の実施例の構造図、第5図、第6
図は従来例の構造図を示したものである。
101・・・・・・トランジスタ、102・・・・・・
人力整合回路基板、103・・・・・・出力整合回路基
板、104・・・・・・入力側主線路、105・・・・
・・出力側主線路、106.107・・・・・・ワイヤ
ー、108.109.110・・・・・・入力整合用薄
膜コンデンサ、111.112・・・・・・出力整合用
薄膜コンデンサ、113.114.115・・・・・・
入力整合用先端開放マイクロストリップライン、 11
6、117・・・・・出力整合用先端開放マイクロスト
リップライン。Fig. 1 is a basic structural diagram showing one embodiment of the present invention, Fig. 2 is an explanatory diagram of its operation and principle, and Figs.
Structural diagrams of other embodiments using the basic configuration of FIGS. 5 and 6
The figure shows a structural diagram of a conventional example. 101...Transistor, 102...
Manual matching circuit board, 103...Output matching circuit board, 104...Input side main line, 105...
... Output side main line, 106.107 ... Wire, 108.109.110 ... Thin film capacitor for input matching, 111.112 ... Thin film capacitor for output matching, 113.114.115...
Open-ended microstrip line for input matching, 11
6, 117...Open-ended microstrip line for output matching.
Claims (7)
ンジスタのインピーダンス整合回路において、主線路に
並列に薄膜コンデンサもしくはイインターデジタルコン
デンサと先端開放マイクロストリップラインの直列回路
を複数組有し、前記直列回路のサセプタンスが、前記ト
ランジスタに近いものほど大きく、かつ各段間のマイク
ロストリップラインの長さが短くなっていることを特徴
とする高周波トランジスタの整合回路。(1) In a transistor impedance matching circuit using a microstrip line as the main line, a plurality of series circuits of a thin film capacitor or an interdigital capacitor and an open-ended microstrip line are connected in parallel to the main line, and the susceptance of the series circuit is is larger as the microstrip line is closer to the transistor, and the length of the microstrip line between each stage is shorter.
ンサの静電容量が、トランジスタに近いものほど大きく
なっていることを特徴とする請求項(1)記載の高周波
トランジスタの整合回路。(2) The matching circuit for high-frequency transistors according to claim (1), wherein the electrostatic capacitance of the thin film capacitor or the interdigital capacitor increases as it approaches the transistor.
ンサに直列に接続される先端開放マイクロストリップラ
インの長さが、トランジスタに近いもの長くなっており
、かつその直列回路のサセプタンスが正になっているこ
とを特徴とする請求項(1)記載の高周波トランジスタ
の整合回路。(3) The length of the open-ended microstrip line connected in series to the thin film capacitor or interdigital capacitor is as long as that of a transistor, and the susceptance of the series circuit is positive. A matching circuit for high frequency transistors according to claim (1).
値が、整合させようとする周波数の1/4波長以下の長
さとなっていることを特徴とする請求項(1)記載の高
周波トランジスタの整合回路。(4) The high-frequency transistor according to claim (1), wherein the maximum length of the microstrip line between each stage is equal to or less than 1/4 wavelength of the frequency to be matched. matching circuit.
合させようとする周波数の約1/4波長の長さになって
いることを特徴とする請求項(1)記載の高周波トラン
ジスタの整合回路。(5) The high-frequency transistor matching circuit according to claim (1), wherein the length of the open-ended microstrip line is approximately 1/4 wavelength of the frequency to be matched.
を調整することによって、トランジスタとの整合状態を
調整できることを特徴とする請求項(1)記載の高周波
トランジスタの整合回路。(6) The high-frequency transistor matching circuit according to claim (1), wherein the matching state with the transistor can be adjusted by adjusting the substantial length of the open-ended microstrip line.
電極を設け、前記先端開放マイクロストリップラインに
接続する島状電極の数と位置を調整することによって、
前記マイクロストリップラインの実質的長さを、調整す
るようにしたことを特徴とする請求項(1)記載の高周
波トランジスタの整合回路。(7) By providing island-shaped electrodes near the open-ended microstrip line and adjusting the number and position of the island-shaped electrodes connected to the open-ended microstrip line,
2. The high-frequency transistor matching circuit according to claim 1, wherein the substantial length of the microstrip line is adjusted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203294A JPH0821802B2 (en) | 1989-08-04 | 1989-08-04 | High frequency transistor matching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203294A JPH0821802B2 (en) | 1989-08-04 | 1989-08-04 | High frequency transistor matching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0366206A true JPH0366206A (en) | 1991-03-20 |
| JPH0821802B2 JPH0821802B2 (en) | 1996-03-04 |
Family
ID=16471658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1203294A Expired - Lifetime JPH0821802B2 (en) | 1989-08-04 | 1989-08-04 | High frequency transistor matching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821802B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206711A (en) * | 1992-01-27 | 1993-08-13 | Mitsubishi Electric Corp | High frequency power distributor |
| US6130589A (en) * | 1997-06-04 | 2000-10-10 | Nec Corporation | Matching circuit and a method for matching a transistor circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62271502A (en) * | 1987-04-24 | 1987-11-25 | Toshiba Corp | Matching circuit for microwave device |
| JPS6444101A (en) * | 1987-08-12 | 1989-02-16 | Toshiba Corp | Impedance matching circuit device |
-
1989
- 1989-08-04 JP JP1203294A patent/JPH0821802B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62271502A (en) * | 1987-04-24 | 1987-11-25 | Toshiba Corp | Matching circuit for microwave device |
| JPS6444101A (en) * | 1987-08-12 | 1989-02-16 | Toshiba Corp | Impedance matching circuit device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206711A (en) * | 1992-01-27 | 1993-08-13 | Mitsubishi Electric Corp | High frequency power distributor |
| US6130589A (en) * | 1997-06-04 | 2000-10-10 | Nec Corporation | Matching circuit and a method for matching a transistor circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821802B2 (en) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10879168B2 (en) | Transistor with non-circular via connections in two orientations | |
| JP2001502484A (en) | Coplanar waveguide amplifier | |
| JPH0396007A (en) | Apparatus for executing impedance conversion | |
| JPH11261301A (en) | Short stub matching circuit | |
| JPH0366206A (en) | High frequency transistor matching circuit | |
| JPH1188080A (en) | High frequency amplifier circuit and microwave integrated circuit | |
| JP3004882B2 (en) | Spiral inductor, microwave amplifier circuit and microwave amplifier | |
| JPH0366207A (en) | Matching circuit for high frequency transistor | |
| JPH0366211A (en) | Matching circuit for high frequency transistor | |
| JPH0457502A (en) | High frequency transistor matching circuit | |
| JPH04287507A (en) | Field effect transistor amplifier | |
| JPH0645810A (en) | Microwave amplifier and its manufacture | |
| JPH0775295B2 (en) | High frequency transistor matching circuit | |
| JPH0319402A (en) | Adjustment method for high frequency semiconductor circuits | |
| JP3150806B2 (en) | Microwave filter circuit | |
| JPH0366203A (en) | Matching circuit for high frequency transistor | |
| JPH0366210A (en) | Matching circuit for high frequency transistor | |
| JPS6251814A (en) | Amplifier | |
| JPH07321130A (en) | Semiconductor device | |
| JPH06275780A (en) | Semiconductor device | |
| JPH05291309A (en) | Microwave semiconductor device | |
| JPH05136607A (en) | Microwave transistor for power amplification | |
| JP2023172544A (en) | high frequency amplifier | |
| JPS58162112A (en) | Monolithic integrated circuit amplifier | |
| JPH0366208A (en) | Matching circuit for high frequency transistor |