JPH0366206A - 高周波トランジスタの整合回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波高出力増幅器に用いるトランジスタの人
出力の整合状態を、容易に、広帯域に、損失少なく、か
つ安価に調整できる高周波トランジスタの整合回路に関
するものである。

従来の技術 高周波用トランジスタの入出力インピーダンスは、一般
に主線路マイクロストリップラインの特性インピーダン
ス（５０オーム）に一致しない。電気信号を効率良く増
幅するためには、トランジスタの入出力インピーダンス
と、入出力それぞれの主線路マイクロストリップライン
のインピーダンスができるだけ一致して、その点におけ
る反射ができるだけ少なくなるほど好ましい。とくに高
周波高出力用トランジスタの人出力インピーダンスは、
５０オームよりもはるかに小さいので、通常、入出力主
線路マイクロストリップラインに並列にインピーダンス
の低い素子を挿入して、インピーダンスの整合をとるよ
うにしている。先端開放マイクロストリップライン（オ
ープンスタブ）のインピーダンス、Ｚｏｓは、 Ｚｏｓ−−ｊ−ｃｏｔ　　βＬ（１） 但し、β＝２π／λ、λは整合をとろうとしている周波
数におけるマイクロストリップライン上での波長、Ｌは
マイクロストリップラインの長さ、で与えられる。

したがって、ＺｏｓはβＬがπ／２、すなわち、Ｌがλ
／４に近づくにつれ小さくなり、適当な値を選ぶことに
より、トランジスタとの整合をとることができる。

この方法による従来の高周波増幅器の代表的構成を第５
図に示す。第５図において、１０１は電界効果トランジ
スタ（ＦＥＴ）、１０２は入力整合回路基板、１０３は
出力整合回路基板、１０４は入力端子に接続されるマイ
クロストリップラインで構成された主線路、１０５は出
力端子に接続されるマイクロストリップラインで構成さ
れた主線路、１０６は前記トランジスタと前記入力整合
回路基板を接続するワイヤー、１０７は前記トランジス
タと前記出力整合回路基板を接続するワイヤー　５０１
は入力整合回路形成するオープンスタブ、５０２は出力
整合回路を形成するオープンスタブ、５０３．５０４は
オープンスタブの長さを調整するための島状電極（パッ
ド）、５０５．５０６はオープンスタブと調整用パッド
を接続するためのワイヤーである。この構造において、
入力整合回路および出力整合回路の調整は、オープンス
タブに調整用パッドをワイヤーで接続することにより、
実質的にオープンスタブの長さを調整することによって
行っている。

この方式をさらに改良したものとして、整合用チップコ
ンデンサを用いたものが知られており、その代表的構造
を第６図に示す。第６図において、１０１は電界効果ト
ランジスタ（ＦＥＴ）、６０１は入力整合調整回路基板
、６０２は出力整合調整回路基板１０４は入力端子に接
続されるマイクロストリップラインで構成された主線路
、１０５は出力端子に接続されるマイクロストリップラ
インで構成された主線路、６０３は入力インピーダンス
繋合用チップコンデンサ、６０４は出力インピーダンス
整合用チップコンデンサで、６０３．６０４のチップコ
ンデンサはともに、下電極はアースされている台座の上
に接続され、上電極はワイヤーでトランジスタと入出力
整合調整回路基板の主線路マイクロストリップラインに
接続されている。　６０５．６０６は前記トランジスタ
と前記チップコンデンサを接続するワイヤー、６０７．
６０８は、前記チップコンデンサと前記入出力整合調整
回路基板の主線路マイクロストリップラインを接続する
ワイヤーである。

６０９．６１０は入出力整合を調整するためのパッド、
６１１．６１２は主線路マイクロストリップラインと調
整用パッドを接続するためのワイヤーである。

この構造において、入出力整合はチップコンデンサとそ
れを接続しているワイヤーのインダクタンスで主に整合
をとるようにし、補助的に入出力整合調整回路基板にお
いて、調整用パッドをワイヤーで接続することにより行
っている。

整合周波数の範囲をさらに広げようとすると、調整はさ
らに複雑となる。一般に整合周波数の広帯域化をはかる
ためには、第１の実施例の方法であれば、適当な位置に
オープンスタブを複数個設けることにより行う。第２の
実施例の方法の場合には、整合用チップコンデンサの数
を増して広帯域化する。実際には、実験的に最適値を決
定したり、コンビュータシもニレ−ジョンなどにより最
適値を決定する。

発明が解決しようとする課題 しかし、第１の従来例に示す調整方法では、インピーダ
ンスの低い高周波高出力ＦＥＴの整合をとるのは困難で
ある。主線路のインピーダンスは一般に５０オームであ
り、これに対して高周波高出力ＦＥＴのインピーダンス
は一般に数オームもしくは１オーム以下となっている。

したがって、これを整合させるためには、主線路とアー
ス間にかなり静電容量の大きいコンデンサを挿入するこ
とが必要となる。実施例１に示したオープンスタブでこ
れを実現するためには、（１）式より容易にわかるよう
に、オープンスタブの長さを、整合をとろうとしでいる
周波数の１／４波長にかなり近い長さにする必要がある
。しかしオープンスタブのインピーダンスは、ｃｏｔβ
Ｌで変化し、１／４波長付近では、スタブ長がわずかに
変化してもその値は太き（変化することになり、実際の
調整は極めて困難となる。したがって第１の実施例の方
法は、高周波高出力ＦＥＴ）ランジスタの整合をとるの
には適していない。

また第２の従来例に述べた構成の場合、大きいチップコ
ンデンサを接続するため、第１の従来例よりも、インピ
ーダンスの低い高周波高出力ＦＥＴとの整合をとりやす
いが、コツプコンデンサの静電容量の値を微調整するの
が困難であり、そこで入出力整合回路基板上にオープン
スタブを形威し、このオープンスタブの長さを微調整す
ることによって、整合微調整を行う必要がある。また整
合用コンデンサは、主線路トアース間に挿入されるため
、信号の伝送損失を少なくするためには、誘電体損失な
どコンデンサとしての損失のきわめて小さいことが要求
され、そのため必然的に高価なものとなる。さらに製造
する上でチップを実装するため工数が増し、またチップ
取り付は部が別にいるなどから小型高集積化が困難であ
り、その結果製造コストも高くなる。

また広帯域化を図る場合、実験的に決めたり、コンピュ
ータシミュレーションを行う必要があり、非常に時間と
労力を必要とし、コスト上昇の要因となる。

課題を解決するための手段 本発明は上記課題を解決するため、トランジスタの入出
力インピーダンス整合回路において、主線路に並列に薄
膜コンデンサもしくはインターデジタルコンデンサと先
端開放マイクロスＩ・リップラインの直列回路を複数組
有し、前記直列回路のサセプタンスが、前記トランジス
タに近いものほど大きく、かつ各段間のマイクロストリ
ップラインの長さが短くなっていることにより、前記ト
ランジスタとの整合状態を広帯域で調整できるようにし
たものである。

作用 本発明は上記した構成により、インピーダンスの低い高
周波高出力トランジスタの整合をとるのが容易であり、
また整合用コンデンサの損失に基づく信号の伝送損失を
小さくすることができ、さらに実装工数が少なく、小型
集積化が可能であり、製造コストが安（、広帯域で整合
できる高周波１〜ランジスタの整合回路を提供するもの
である。

実施例 以下本発明の高周波増幅器の整合回路の実施例について
、図面を参照しながら説明する。

第１図は本発明の高周波トランジスタの整合回路の構造
の１実施例を示したものである。第１図において、１０
１は電界効果トランジスタ（Ｆ　Ｂ　”Ｆ’）、１０２
は入力整合回路基板、１０３は出力整合回路基板、１０
４は入力端子に接続されるマイクロストリップラインで
構成された主線路、１０５は出力端子に接続されるマイ
クロストリップラインで構成された主線路、１０６は前
記トランジスタと前記入力整合回路基板を接続するワイ
ヤー、１０７は前記トランジスタと前記出力整合回路基
板を接続するワ０ イヤー　１０Ｂ、１０９．１１０は入力整合用薄膜コン
デンサ、１１１　１１２は出力整合用薄膜コンデンサ、
１１３．１１４．１１５．１１６．１１７は、前記薄膜
コンデンサの主線路に接続されていない側の電極に接続
されて先端開放マイクロストリップラインである。

入出力整合回路基板はアルくすなとのセラくツク基板を
用い、主線路およびマイクロストリップラインなどの導
電部にはＣｒ−Ａｕを用い、薄膜コンデンサとしては酸
化珪素を誘電体として用いた金属−誘電体−金属構造の
薄膜コンデンサを用いた。またトランジスタとしてＧａ
Ａｓ　ＦＥＴを、また整合させる中心周波数として１４
ＧＨｚを用いた。アルξす基板の誘電率を９．８どした
場合、１４ＧＨｚにおける１／４波長相当のマイクロス
トリップラインの長さは約２ｍｍである。

この構造において、入力整合および出力整合の調整は、
薄膜コンデンサ１０８−１１２の静電容量の大きさと、
先端開放マイクロストリップライン１１３１１７の長さ
を適当な値にすることによって行う。

本方式における整合方法についてさらに詳しく説明する
。前述したように、高出力ＦＥＴの入出力インピーダン
スは数オームから１オーム以下と主線路のインピーダン
ス５０オームに比べてかなり低い。そこで本実施例では
その整合をとるために主線路マイクロストリップライン
に並列に簿膜コンデンサと先端開放マイクロストリップ
ラインの直列回路を挿入している。この直列回路のイン
ピーダンス、 Ｚｉｎは、 Ｚｉｎ＝１／ｊωｃ−ｊＺｏ−ｃｏｔβＬ（２）＝　　
ｊ（１／ωｃ＋Ｚｏ−ｃｏｔβＬ　＞　（３）但し、ω
−２πｆ、β＝２π／λ ｆは整合をとろうとしている周波数、Ｃは薄膜コンデン
サの静電容量、Ｚｏはマイクロストリップラインの特性
インピーダンス、λは整合をとろうとしている周波数の
基板内での波長、Ｌはマイクロストリップラインの長さ
である。

で表わされる。したがって、（３）式かられかるように
、静電容量Ｃとマイクロストリップラインの長１ ２ さＬを適当に選択することにより、Ｚｉｎの値を数オー
ムあるいは１オーム以下にすることは容易である。なお
ｃｏｔβし、１／４波長の長さのとき０とあり、Ｚｉｎ
は、静電容量Ｃだけで決まる。

本実施連では整合する周波数範囲を広くする、すなわち
広帯域化するために、整合用薄膜コンデンサと先端開放
マイクロストリップラインの段数を多くしている。その
効果を第２図に示すいわゆるスごスチャートで説明する
。第２図はスミスチャートで、とくにアト逅ツタンス表
示したものである。正規化インピーダンスを５０オーム
にとってイル。従って円の中心点Ｃは５０オームのイン
ピーダンスに対応しており、したがって整合回路のイン
ピーダンスがこの点、すなわち、５０オームになれば整
合がとれたことになる。円の左端、点Ｓは０オーム、い
いかえればショートに対応する。円の右端、点０は、イ
ンピーダンス、■、いいかえれば、オーブンに対応する
。第２図における点Ｓと点Ｅを通る円Ａはコンダクタン
ス、１の円を表わす。また曲ｖＡＥはサセプタンス、ｌ
の曲線であり、これより左側はサセプタンスが１以上を
表わす。高周波高出力トランジスタの入出力インピーダ
ンスは１オーム、あるいはそれ以下であり、通常、円Ａ
の内部の点で、点Ｓ近傍の値をとり、例えば点Ｘ１をと
る。整合をとることは、スごスチャート上で考えた場合
、点Ｘを点Ｃまで整合回路で移動させることと等価であ
る。その代表例が円穴上の点Ｙを経由して点Ｃにいたる
曲線Ｐｌ、Ｃ１に対応した整合方法である。Ｐｌは、位
相回転量であり、トランジスタから整合用コンデンサま
での間に直列に入るマイクロストリップラインの長さに
対応し、ＣＩは主線路に並列に接続されるサセプタンス
に対応する。Ｐｌに対応する特性は近似的に、トランジ
スタと整合回路を接続するワイヤーでも得ることができ
る。Ｃ１に対応する値は、薄膜コンデンサとそれに接続
された先端開放マイクロストリップラインのサセプタン
スに対応する。これが１段整合の場合の例である。しか
しこの方法では広帯域の整合をとることはできない。

一般に、広帯域の整合をとるためには、点Ｃに３ ４ 移動させるまでに、できるだけ位相回転（ス果スチャー
ト上で回転させることと等価）を大きくしてやればよい
。なぜなら位相回転により、より広い周波数範囲をスミ
スチャート上で１点に集められるからである。本実施例
ではそのために、整合素子の段数を増やしている。さら
にその整合素子の定数に一定の関係を与えておくことに
より、はとんど調整の必要なく広帯域の整合がとれるよ
うにしたものである。その動作の説明を、第２図を用い
てさらに行う。

いまトランジスタの入力インピーダンスが点Ｘにあり、
点Ｘは等コンダクタンス円、Ｍｌの中にあるとする。Ｍ
ｌは円Ａの中にあり、点Ｘを含む。

トランジスタと整合用薄膜コンデンサ１０８を接続する
ワイヤー１０６およびマイクロストリップラインにより
位相回転させ、その値が、円Ｍ１の上端の点Ｘ１にくる
ように設定する。そこで第１段目の整合用薄膜コンデン
サ１０８と先端開放マイクロストリップライン１１３の
イ直を、コンダクタンス円Ｍｌ上を、点Ｘ２まで移動す
るように設定する。

この時、点Ｘ２は、点Ｘよりも小さいセサプタンスを有
する曲線Ｎ２上にもってくるようにする。

次に第１と第２の薄膜コンデンサの段間マイクロストリ
ップラインの位相回転により、点Ｘ２を、等コンダクタ
ンス円Ｍ２上の点Ｘ３にもって（るように、マイクロス
トリップラインの長さを設定する。次に第２の薄膜コン
デンサ１０９と先端開放マイクロストリップライン１１
４により、点ｘ３が点Ｘ４まで移動するようにその値を
設定する。この時、点ｘ４は、点Ｘ２よりも小さいセサ
プタンスを有する曲線Ｎ３上にもってくるようにする。

次に第２と第３の薄膜コンデンサの段間マイクロストリ
ップラインの位相回転により、点ｘ４を、コンダクタン
ス円穴上の点Ｘ５にもってくるようにマイクロストリッ
プラインの長さを設定する。

次に第３の薄膜コンデンサ１１０と先端開放マイクロス
トリップライン１１５により、点Ｘ５を点Ｃまで移動さ
せることにより、中心周波数において整合をとる。これ
により位相が２回転半しており整合させたい周波数近く
で、広帯域の整合をとるこ５ ６ とができる。

この時、整合回路の定数の決め方として、本実施例で示
したように、最初の等コンダクタンス円が円Ａの中にあ
り、整合回路の段数が進むにしたがって、円Ａに近づき
、かつサセプタンスが小さくなるように設定しておけば
、位相回転を繰り返しながら、整合点Ｃに集束するよう
にすることができる。このことは、整合用薄膜コンデン
サと先端開放マイクロストリップラインで構成するサセ
プタンスが、前段のものほど大きいことに対応する。先
端開放マイクロストリップラインの長さを同じとすると
、薄膜コンデンサの値が前段のものほど大きいことに対
応する。また薄膜コンデンサの値が同じであれば、サセ
プタンス値が負にならない範囲で、マイクロストリップ
ラインの長さを１／４波長の長さに近づけることに対応
する。また段間マイクロストリップラインの長さは、前
段のものほど、等コンダクタンス円の直径が短く位相回
転量が少なくて良いことから、前段のものほどその長さ
が短くなっていることに対応する。段間マイクロストリ
ップラインの長さの最大値は円Ａ内で位相回転させる場
合で、その時の点Ｃからの見込み角は１８０度以下、す
なわち、それだけの位相回転に必要なマイクロストリッ
プラインの長さは、１／４波長以下となる。

本実施例で示した点Ｘから、点Ｘ１までの移動調整は、
トランジスタと整合回路を接続するワイヤーの長さ、太
さ、本数で容易に調整することができる。したがってそ
の部分の調整さえずれば、容易に広帯域の整合をとるこ
とができる。本実施例の説明では、トランジスタの入力
インピーダンスが円Ａの中にあるとした。高周波高出力
用ＦＥＴのＩＯＧ　Ｈｚ　−２０Ｇ　Ｈｚにおける入力
インピーダンスは、はぼそのようなイ直をとる。またも
し円Ａの外にあったとしても、最初の接続ワイヤーとマ
イクロストリップラインの値によって、かなり広範囲で
の位相回転が可能であり、実質的に円Ａの中にもってく
ることができる。したがって、同しように本実施例の回
路により、広帯域で整合をとることができる。

７ ８ １４ＧＨｚにおいて、１段で整合させた場合、整合のと
れた周波数範囲は、１３．８−１４．１　Ｇ　Ｈｚであ
ったが、本実施例のように３段構成で整合させた場合に
は、１２．５−１４．５Ｇ　Ｈｚで整合させることがで
き、本実施例の方法により、整合周波数帯域が０．３Ｇ
Ｈｚから２ＧＨｚへと約７倍に拡大した。

以上入力整合回路の説明をしたが、出力整合回路も同様
にして槽底でき、同様の目的、効果の得られることは明
かである。なお第１図では、出力整合回路は２段構成の
実施例を示している。段数が変化しても本実施例の各段
の回路定数の設定の仕方は前述の通りである。段数が増
すほど、整合回路での位相回転量が増し、広帯域での整
合が可能となる。

また（３）式かられかるように、先端開放マイクロスト
リップラインの長さを適当に選ぶことにより、整合用コ
ンデンサの静電容量の値をきわめて小さく選ぶことがで
きる。

例えば、Ｚｉｎ＝−ｊｌ（１オーム）としたい場合、（
３）式より、１−１／ωＣ＋ＺｏｃｏｔβＬの条件を満
たすようにＬとＣの値をきめればよく、具体的には、Ｌ
の長さを１／４波長近傍の値にを選ぶことにより実現で
きる。Ｃが小さくても、Ｌを１／４波長近傍で、１／４
波長よりも少し長い値にとれば、ＺｏｃｏｔβＬの値は
、負で小さな値をとることから、Ｚｉｎを小さくするこ
とができることがわかる。

このことは整合用コンデンサの電極面積をきわめて小さ
くできることを意味し、したがって、コンデンサの電極
面積に比例するコンデンサの損失をきわめて小さくでき
る。また逆に、少々、コンデンサの損失特性が、従来の
ものよりも悪くても使用できることになり、その場合に
はコストの低減になる。

またＬの長さとしては好ましい範囲が存在する。

（３）式かられかるように、Ｚｉｎの値は、Ｌが０の時
、■であり、Ｌが１／４波長の長さに近づくにつれて次
第に小さくなり、やがて、ｌ／ωＣ−ＺｏｃｏｔβＬの
時、０となる。それまでＺｉｎは正の値、すなわちスご
スチャート上では、上半９ ０ 面（サセプタンスが負の領域）に存在する。Ｌがそれよ
り大きくなると、Ｚｉｎは負の値となり、Ｌ＝１／２波
長の長さで、Ｃの値に関係なく、■となり、インピーダ
ンス整合の役割を果たさなくなる。したがってＬの長さ
としては、低インピーダンスのトランジスタの整合に用
いるためには、ＣがＣとして効果的に作用する範囲、す
なわち、１　／ａｒｃ＞−ｚ　ｏ　ｃ　ｏ　ｔβＬ（Ｚ
ｉｎが負、またはその逆数であるサセプタンスが正）の
範囲の値をとることが好ましい。そしてその条件内であ
れば、Ｌの長さを長くすることによって、直列回路のサ
セプタンスを小さくすることができる。したがって本実
施例のように、トランジスタに近い側のものほど低いサ
セプタンスに設定する場合は、Ｃの値がほとんど同じで
あっても、トランジスタに近い側の先端短絡マイクロス
トリップラインの長さを、長くしておけば本発明の効果
が得られる。

また先端開放マイクロストリップラインの長さを１／４
波長に設定した場合は、（３）式において、先端開放マ
イクロストリップラインによる項は０となり、薄膜コン
デンサの静電容量のみで（３）式のＺｉｎはきまる。

本実施例の槽底は、あまり基板上の制約を受けることな
くほぼ任意の場所に、薄膜コンデンサを接地できるので
、集積化、小型化に有用である。

本実施例では、入出力整合回路ともに同一の方式で整合
をとったが、一般に出力インピーダンスは入力インピー
ダンスよりも高いので、人力整合のみに本実施例の方法
を用いてもよい。

さらに調整範囲の広い他の実施例を第３図に示す。

第３図は、先端開放マイクロストリップラインの長さの
調整をできるようにして、整合調整をより広範囲ででき
るようにしたものである。第３図において、１０２は入
力整合回路基板、１０４は主線路、１０６はトランジス
タへ接続するためのワイヤ１０Ｂ、１０９．１１０は入
力整合用薄膜コンデンサ、１１３．１１４．１１５は薄
膜コンデンサの、主線路が接続されていない側の電極に
、接続された先端開放マイクロストリップライン、３０
１は前記各１ ２ 先端開放マイクロストリップラインの近傍に設けられた
島状電極（パッド）、３０２は先端開放マイクロストリ
ップラインの実質的長さを調整するためワイヤーである
。

本実施例では、はぼ整合すると思われる値に薄膜コンデ
ンサの値を最初から設定し、トランジスタの特性のバラ
ツキや、薄膜コンデンサの製造時のバラツキなどによる
整合のズレを、先端開放マイクロストリップラインの実
質的長さを変えることによって調整することができる。

実際に長さを変える方法として、本実施例では、ワイヤ
ーによって先端開放マイクロストリップラインと島状電
極を適当に接続することにより行っている。したがって
厳密にはワイヤーのインダクタンス分が直列入ることに
なり、その分を補正してやる必要があるが、それほど大
きな影響はないので、基本的にはその分こみで調整する
ことが可能である。とくにワイヤーの長さを短くしたり
、本数を増したり、あるいはワイヤーの代わりにリボン
などを用いることによって、実質的にはほとんど支障な
く調整できるようにすることができる。

本実施例では人力整合回路のみを示したが、出力整合回
路も同様にして構成できることは明かである。

第４図は使用するコンデンサの種類の異なる、他の実施
例の構造を示したものである。第４図において、１０２
は入力整合回路基板、１０４は主線路、１０６はトラン
ジスタと接続するためのワイヤー、４０１．４０２．４
０３は人力整合用コンデンサで、誘電体基板上に電極を
互い違いに入り組んだ形に対向させて、対向電極間の静
電容量を利用した、いわゆるインターデジタルコンデン
サ、１１３．１１４．１１５は前記インターデジタルコ
ンデンサの主線路が接続されていない側の電極に接続さ
れたマイクロストリップラインである。本実施例ではイ
ンターデジタルコンデンサを用いたが、インターデジタ
ルコンデンサも薄膜コンデンサ同様、集積化が容易であ
り、また対向電極部の面積を減らすことによって、コン
デンサの損失を減少させることができ、やはり本発明の
目的とする効果の得られる３ ４ ものである。

発明の効果 以上述べた如く、本発明は、主線路に並列に薄膜コンデ
ンサもしくはインターデジタルコンデンサと先端開放マ
イクロストリップラインの直列回路を複数組有し、前記
直列回路のサセプタンスが前記トランジスタに近いもの
ほど大きく、かつ各段間のマイクロストリップラインの
長さは短くなっていることにより、インピーダンスの低
い高周波高出力トランジスタの整合をとるのが容易であ
り、整合用コンデンサの損失に基づく信号の伝送損失を
低減することができ、また実装工数が少なく、小型集積
化が可能であり、製造コストが安く、広帯域での整合が
可能な高周波トランジスタの整合回路を提供するもので
ある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す基本構造図、第２図は
その動作、および原理の説明図、第３図、第４図は第１
の基本構成を用いた他の実施例の構造図、第５図、第６
図は従来例の構造図を示したものである。 １０１・・・・・・トランジスタ、１０２・・・・・・
人力整合回路基板、１０３・・・・・・出力整合回路基
板、１０４・・・・・・入力側主線路、１０５・・・・
・・出力側主線路、１０６．１０７・・・・・・ワイヤ
ー、１０８．１０９．１１０・・・・・・入力整合用薄
膜コンデンサ、１１１．１１２・・・・・・出力整合用
薄膜コンデンサ、１１３．１１４．１１５・・・・・・
入力整合用先端開放マイクロストリップライン、　１１
６、１１７・・・・・出力整合用先端開放マイクロスト
リップライン。

Claims (7)

【特許請求の範囲】
1. （１）主線路にマイクロストリップラインを用いるトラ
   ンジスタのインピーダンス整合回路において、主線路に
   並列に薄膜コンデンサもしくはイインターデジタルコン
   デンサと先端開放マイクロストリップラインの直列回路
   を複数組有し、前記直列回路のサセプタンスが、前記ト
   ランジスタに近いものほど大きく、かつ各段間のマイク
   ロストリップラインの長さが短くなっていることを特徴
   とする高周波トランジスタの整合回路。
2. （２）薄膜コンデンサもしくはインターデジタルコンデ
   ンサの静電容量が、トランジスタに近いものほど大きく
   なっていることを特徴とする請求項（１）記載の高周波
   トランジスタの整合回路。
3. （３）薄膜コンデンサもしくはインターデジタルコンデ
   ンサに直列に接続される先端開放マイクロストリップラ
   インの長さが、トランジスタに近いもの長くなっており
   、かつその直列回路のサセプタンスが正になっているこ
   とを特徴とする請求項（１）記載の高周波トランジスタ
   の整合回路。
4. （４）各段間のマイクロストリップラインの長さの最大
   値が、整合させようとする周波数の１／４波長以下の長
   さとなっていることを特徴とする請求項（１）記載の高
   周波トランジスタの整合回路。
5. （５）先端開放マイクロストリップラインの長さが、整
   合させようとする周波数の約１／４波長の長さになって
   いることを特徴とする請求項（１）記載の高周波トラン
   ジスタの整合回路。
6. （６）先端開放マイクロストリップラインの実質的長さ
   を調整することによって、トランジスタとの整合状態を
   調整できることを特徴とする請求項（１）記載の高周波
   トランジスタの整合回路。
7. （７）先端開放マイクロストリップライン近傍に、島状
   電極を設け、前記先端開放マイクロストリップラインに
   接続する島状電極の数と位置を調整することによって、
   前記マイクロストリップラインの実質的長さを、調整す
   るようにしたことを特徴とする請求項（１）記載の高周
   波トランジスタの整合回路。