JPH0366207A - 高周波トランジスタの整合回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波高出力増幅器に用いるトランジスタの入
出力の整合状態を、容易に、広帯域に、損失少なく、か
つ安価に調整できる高周波トランジスタの整合回路に関
するものである。

従来の技術 高周波用トランジスタの入出力インピーダンスは、一般
に主線路マイクロストリップラインの特性インピーダン
ス（５０オーム）に一致しない。電気信号を効率良く増
幅するためには、トランジスタの入出力インピーダンス
と、入出力それぞれの主線路マイクロストリップライン
のインピーダンスができるだけ一致して、その点におけ
る反射ができるだけ少なくなるほど好ましい。とくに高
周波高出力用トランジスタの人出力インピーダンスは、
５０オームよりもはるかに小さいので、通常、入出力主
線路マイクロストリップラインに並列にインピーダンス
の低い素子を挿入して、インピーダンスの整合をとるよ
うにしている。先端開放マイクロストリップライン（オ
ープンスタブ）のインピーダンス、Ｚｏｓは、 Ｚｏｓ−−ｊ−ｃｏｔ　　βＬ（１） 但し、β−２π／λ、λは整合をとろうとしている周波
数におけるマイクロストリップライン上での波長、Ｌは
マイクロストリップラインの長さ、で与えられる。

したがって、ＺｏｓはβＬがπ／２、すなわち、Ｌがλ
／４に近づくにつれ小さくなり、適当な値を選ぶことに
より、トランジスタとの整合をとることができる。

この方法による従来の高周波増幅器の代表的構成を第６
図に示す。第６図において、１０１は電界効果トランジ
スタ（ＦＥＴ）、１０２は入力整合回路基板、１０３は
出力整合回路基板、１０４は入力端子に接続されるマイ
クロストリップラインで構成された主線路、１０５は出
力端子に接続されるマイクロストリップラインで構成さ
れた主線路、１０６は前記トランジスタと前記入力整合
回路基板を接続するワイヤー、１０７は前記トランジス
タと前記出力整合回路基盤を接続するワイヤー　６０１
は人力整合回路を形成するオープンスタブ、６０２は出
力整合回路を形成するオープンスタブ、６０３．６０４
はオープンスタブの長さを調整するための島状電極（パ
ッド）、６０５．６０６はオープンスタブと調整用パッ
ドを接続するためのワイヤーである。この構造において
、人力整合回路および出力整合回路の調整は、オープン
スタブに調整用パッドをワイヤーで接続することにより
、実質的にオープンスタブの長さを調整することによっ
て行っている。

この方式をさらに改良したものとして、整合用チップコ
ンデンサを用いたものが知られており、その代表的構造
を第７図に示す。第７図において、１０１は電界効果ト
ランジスタ（ＦＥＴ）、７０１は入力整合調整回路基板
、７０２は出力整合調整回路基板、１０４は入力端子に
接続されるマイクロストリップラインで構成された主線
路、１０５は出力端子に接続されるマイクロストリップ
ラインで構成された主線路、７０３は人力インピーダン
ス整合用チップコンデンサ、７０４は出力インピーダン
ス整合用チップコンデンサで、７０３．７０４のチップ
コンデンサはともに、下電極はアースされている台座の
上に接続され、上電極はワイヤーでトランジスタと入出
力整合調整回路基板の主線路マイクロストリップライン
に接続されている。７０５．７０６は前記トランジスタ
と前記チップコンデンサを接続するワイヤー、７０７．
７０Ｂは、前記チップコンデンサと前記入出力整合調整
回路基板の主線路マイクロストリップラインを接続する
ワイヤーである。７０９．７１０は入出力整合を調整す
るためのパッド、７１１．７１２は主線路マイクロスト
リップラインと調整用パッドを接続するためのワイヤー
である。この構造において、入出力整合はチップコンデ
ンサとそれを接続しているワイヤーのインダクタンスで
主に整合をとるようにし、補助的に入出力整合調整回路
基板において、調整用パッドをワイヤーで接続すること
により行っている。

整合周波数の範囲をさらに広げようとすると、調整はさ
らに複雑となる。一般に整合周波数の広帯域化をはかる
ためには、第１の実施例の方法であれば、適当な位置に
オープンスタブを複数個設けることにより行う。第２の
実施例の方法の場合には、整合用チップコンデンサの数
を増して広帯域化する。実際には、実験的に最適値を決
定したり、コンピュータシミニレ−ジョンなどにより最
適値を決定する。

発明が解決しようとする課題 しかし、第１の従来例に示す調整方法では、インピーダ
ンスの低い高周波高出力ＦＥＴの整合をとるのは困難で
ある。主線路のインピーダンスは一般に５０オームであ
り、これに対して高周波高出力ＦＥＴのインピーダンス
は一般に数オームもしくはｌオーム以下となっている。

したがって、これを整合させるためには、主線路とアー
ス間にかなり静電容量の大きいコンデンサを挿入するこ
とが必要となる。実施例１に示したオープンスタブでこ
れを実現するためには、（１）式より容易にわかるよう
に、オープンスタブの長さを、整合をとろうとしている
周波数の１／４波長にかなり近い長さにする必要がある
。しかしオープンスタブのインピーダンスは、ｃｏｔβ
Ｌで変化し、１／４波長付近では、スタブ長がわずかに
変化してもその値は大きく変化することになり、実際の
調整は極めて困難となる。したがって第１の実施例の方
法は、高周波高出力ＦＥＴ）ランジスタの整合をとるの
には適していない。

また第２の従来例に述べた構成の場合、大きいチップコ
ンデンサを接続するため、第１の従来例よりも、インピ
ーダンスの低い高周波高出力ＦＥＴとの整合をとりやす
いが、チップコンデンサの静電容量の値を微調整するの
が困難であり、そこで入出力整合回路基板上にオープン
スタブを形成し、このオープンスタブの長さを微調整す
ることによって、整合微調整を行う必要がある。また整
合用コンデンサは、主線路とアース間に挿入されるため
、信号の伝送損失を少なくするためには、誘電体損失な
どコンデンサとしての損失のきわめて小さいことが要求
され、そ−のため必然的に高価なものとなる。さらに製
造する上でチップを実装するため工数が増し、またチッ
プ取り付は部が別にいるなどから小型高集積化が困難で
あり、その結果製造コストも高くなる。

また広帯域化を図る場合、実験的に決めたり、コンピュ
ータシミニレ−ジョンを行う必要があり、非常に時間と
労力を必要とし、コスト上昇の要因となる。

課題を解決するための手段 本発明は上記課題を解決するため、トランジスタの人出
力インピーダンス整合回路において、主線路とアース間
に薄膜コンデンサもしくはインターデジタルコンデンサ
とマイクロストリップラインの直列回路を複数組有し、
前記薄膜コンデンサもしくはインターデジタルコンデン
サとそれに直列に接続されたマイクロストリップライン
で形成されるサセプタンスが、前記トランジスタに近い
ものほど大きく、かつ各段間のマイクロストリップライ
ンの長さが短くなっていることにより、前記トランジス
タとの整合状態を広帯域で調整できるようにしたもので
ある。

作用 本発明は上記した構成により、インピーダンスの低い高
周波高出力トランジスタの整合をとるのが容易であり、
また整合用コンデンサの損失に基づく信号の伝送損失を
小さくすることができ、さらに実装工数が少なく、小型
集積化が可能であり、製造コストが安く、広帯域で整合
できる高周波トランジスタの整合回路を提供するもので
ある。

実施例 以下本発明の高周波増幅器の整合回路の実施例について
、図面を参照しながら説明する。

第１図は本発明の高周波トランジスタの整合回路の構造
の１実施例を示したものである。第１図において、１０
１は電界効果トランジスタ（ＦＥＴ）、１０２は入力整
合回路基板、１０３は出力整合回路基板、１０４は入力
端子に接続されるマイクロストリップラインで構成され
た主線路、１０５は出力端子に接続されるマイクロスト
リップラインで構成さ０ れた主線路、１０６は前記トランジスタと前記人力整合
回路基板を接続するワイヤー、１０７は前記トランジス
タと前記出力整合回路基板を接続するワイヤー　１０８
．１０９．１１０は入力整合用薄膜コンデンサ、ＩＬＬ
　　１１２は出力整合用薄膜コンデンサ、１１３．１１
４．１１５．１１６．１１７は一端を前記薄膜コンデン
サの主線路に接続されていない側の電極に接続されたマ
イクロストリップラインで、その他端はアース端子、１
１８．１１９に接続されている。

入出力整合回路基板はアルミナなどのセラミック基板を
用い、主線路およびマイクロストリップラインなどの導
電部にはＣｒ−Ａｕを用い、薄膜コンデンサとしては酸
化珪素を誘電体として用いた金属−誘電体−金属構造の
薄膜コンデンサを用いた。またトランジスタとしてＧａ
ＡｓＦＥＴを、また整合させる中心周波数として１４Ｇ
Ｈｚを用いた。アルξす基板の誘電率を９．８とした場
合、１４ＧＨｚにおける１／４波長相当のマイクロスト
リップラインの長さは約２ｍｍである。

この構造において、入力整合および出力整合の調整は薄
膜コンデンサ１０Ｂ−１１２の静電容量の大きさと、マ
イクロストリップライン１１３−１１７の長さを適当な
値にすることによって行う。

本方式における整合方法についてさらに詳しく説明する
。前述したように、高出力用ＦＥＴの入出力インピーダ
ンスは数オームから１オーム以下と主線路のインピーダ
ンス５０オームに比べてかなり低い。そこで本実施例で
はその整合をとるために主線路マイクロストリップライ
ンとアース間に薄膜コンデンサとマイクロストリップラ
インを挿入している。この直列回路のインピーダンス、
Ｚｉｎは、 Ｚｉｎ＝１／ｊωｃ＋ｊＺｏ−ｔａｎＢＬ　　（２）−
−ｊ　　（１／ωｃ−Ｚｏ　−ｔａｎＢＬ　）　（３）
但し、ω＝２πｆ　、　　　β−２π／λｆは整合をと
ろうとしている周波数、Ｃは薄膜コンデンサの静電容量
、Ｚｏはマイクロストリップラインの特性インピーダン
ス、λは整合をとろうとしている周波数の基板内での波
長、Ｌはマイクロストリップラインのアースまでの長さ
である。

１ で表わされる。従って、（３）式かられかるように、静
電容量Ｃとマイクロストリップラインの長さＬを適当に
選択することにより、Ｚｉｎの値を数オームあるいは１
オーム以下にすることは容易である。

本実施例では整合する周波数範囲を広くする、すなわち
広帯域化するために、整合用薄膜コンデンサと短絡マイ
クロストリップラインの段数を多くしている。その効果
を第２図に示すいわゆるスミスチャートで説明する。第
２図はスミスチャートで、とくにアトもツタンス表示し
たものである。

正規化インピーダンスを５０オームにとっている。

従って円の中心点Ｃは５０オームのインピーダンスに対
応しており、したがって整合回路のインピーダンスがこ
の点、すなわち、５０オームになれば整合がとれたこと
になる。円の左端、点Ｓは０オーム、いいかえればショ
ートに対応する。円の右端、点Ｏは、インピーダンス、
■、いいかえれば、オープンに対応する。第２図におけ
る点Ｓと点Ｅを通る円Ａはコンダクタンス、１の円を表
わす。ま１ま た曲線Ｅはサセプタンス、１の曲線であり、これにより
左側はサセプタンスが１以上を表わす。高周波高出力ト
ランジスタの入出力インピーダンスは１オーム、あるい
はそれ以下であり、通常、Ａの内部の点で、点Ｓ近傍の
値をとり、例えば点Ｘ、をとる。整合をとることは、ス
ミスチャート上で考えた場合、点Ｘを点Ｃまで整合回路
で移動させることと等価である。その代表例が円Ａ上の
点Ｙを経由して点Ｃにいたる曲線Ｐｌ、Ｃ１に対応した
整合方法である。Ｐｌは、位相回転量であり、トランジ
スタから整合用コンデンサまでの間に直列に入るマイク
ロストリップラインの長さに対応し、Ｃ１は主線路に並
列に接続されるサセプタンスに対応する。Ｐｌに対応す
る特性は、近似的に、トランジスタと整合回路を接続す
るワイヤーでも得ることができる。Ｃ１に対応する値は
、薄膜コンデンサとそれに接続された先端短絡マイクロ
ストリップラインのサセプタンスに対応する。これが１
段整合の場合の例である。しかしこの方法では広帯域の
整合をとることはできない。

３ ４ 一般に、広帯域の整合をとるためには、点Ｃに移動させ
るまでに、できるだけ位相回転（スもスチャート上で回
転させることと等価）を大きくしてやればよい。なぜな
ら位相回転により、より広い周波数範囲をスミスチャー
ト上で１点に集められるからである。本実施例ではその
ために、整合素子の段数を増やしている。さらにその整
合素子の定数に一定の関係を与えておくことにより、は
とんど調整の必要なく広帯域の整合がとれるようにした
ものである。その動作の説明を、第２図を用いてさらに
行う。

いまトランジスタの入力インピーダンスが点、Ｘにあり
、点Ｘは等コンダクタンス円、Ｍｌの中にあるとする。

Ｍｌは円Ａの中にあり、点Ｘを含む。

トランジスタと整合用薄膜コンデンサ１０８を接続する
ワイヤー１０６およびマイクロストリップラインに位相
回転させ、その値が、円Ｍ１の上端の点Ｘ１にくるよう
に設定する。そこで第１段目の整合用薄膜コンデンサ１
０８と短絡マイクロストリップライン１１３の値は、コ
ンダクタンス円りｌ上を、点ｘ２まで移動するように設
定する。この時、点Ｘ２は、点Ｘよりも小さいサセプタ
ンスを有する曲線Ｎ２上にもってくるようにする。次に
第１と第２の薄膜コンデンサの段間マイクロストリップ
ラインの位相回転により、点Ｘ２を、等コンダクタンス
円Ｍ２上の点Ｘ３にもってくるように、マイクロストリ
ップラインの長さを設定する。次に第２の薄膜コンデン
サ１０９と短絡マイクロストリップライン１１４により
、点Ｘ３が点Ｘ４まで移動するようにその値を設定する
。この時、点Ｘ４は、点Ｘ２よりも小さいサセプタンス
を有する曲線Ｎ３上にもってくるようにする。次に第２
と第３の薄膜コンデンサの段間マイクロストリップライ
ンの位相回転により、点Ｘ４を、コンダクタンス円Ａ上
の点Ｘ５にもってくるようにマイクロストリップライン
の長さを設定する。次に第３の薄膜コンデンサ１１０と
短絡マイクロストリップライン１１５により、点Ｘ５を
点Ｃまで移動させることにより、中心周波数において整
合をとる。これにより位相が２回転半しており整合させ
たい周波数近く５ ６ で、広帯域の整合をとることができる。

この時、整合回路の定数の決め方として、本実施例で示
したように、最初の等コンダクタンス円が円Ａの中にあ
り、整合回路の段数が進むにしたがって、円Ａに近づき
、かつサセプタンスが小さくなるように設定しておけば
、位相回転を繰り返しながら、整合点Ｃに集束するよう
にすることができる。このことは、整合用薄膜コンデン
サと先端短絡マイクロストリップラインで構成するサセ
プタンスが、前段のものほど大きいことに対応する。先
端短絡マイクロストリップラインの長さを同じとすると
、薄膜コンデンサの値が前段のものほど大きいことに対
応する。また薄膜コンデンサの値が同じであれば、サセ
プタンス値が負にならない範囲で、マイクロストリップ
ラインの長さを長くしておくことに対応する。また段間
マイクロストリップラインの長さは、前段のものほど、
等コンダクタンス円の直径が短く位相回転量が少なくて
良いことから、前段のものほどその長さが短くなってい
ることに対応する。段間マイクロストリップラインの長
さの最大値は円Ａ内で位相回転させる場合で、その時の
点Ｃからの見込み角は１８０度以下、すなわち、それだ
けの位相回転に必要なマイクロストリップラインの長さ
は、１／４波長以下となる。

本実施例で示した点Ｘから、点Ｘ１までの移動調整は、
トランジスタと整合回路を接続するワイヤーの長さ、太
さ、本数で容易に調整することができる。したがってそ
の部分の調整さえすれば、容易に広帯域の整合をとるこ
とができる。本実施例の説明では、トランジスタの人力
インピーダンスが円Ａの中にあるとした。高周波高出力
用ＦＥＴの１００　Ｈｚ　−２０Ｇ　Ｈｚにおける入力
インピーダンスは、はぼそのような値をとる。またもし
円Ａの外にあったとしても、最初の接続ワイヤーとマイ
クロストリップラインの値によって、かなり広範囲での
位相回転が可能であり、実質的に円Ａの中にもってくる
ことができる。したがって、同じように本実施例の回路
により、広帯域で整合をとることができる。

７ ８ １４ＧＨｚにおいて、１段で整合させた場合、整合のと
れた周波数範囲は、１３．８−１４．１　Ｇ　Ｈｚであ
ったが、本実施例のように３段構成で整合させた場合に
は、１２−１５ＧＨｚで整合させることができ、本実施
例の方法により、整合周波数帯域が０．３ＧＨｚから３
ＧＨｚへと１０倍に拡大した。

以上人力整合回路の説明をしたが、出力整合回路も同様
にして構成でき、同様の目的、効果の得られることは明
らかである。なお第１図では、出力整合回路は２段構成
の実施例を示している。段数が変化しても本実施例の各
段の回路定数の設定の仕方は前述の通りである。段数が
増すほど、整合回路での位相回転量が増し、広帯域での
整合が可能となる。

また（３）式かられかるように、マイクロストリップラ
インの長さを適当に選ぶことにより、整合用コンデンサ
の静電容量の値をきわめて小さく選ぶことができる。

例えば、Ｚｉｎ＝−ｊｌ（１オーム）としたい場合、１
＝１／ωＣ−ＺＯｔａｎβＬとなり、Ｃが小さくても、
Ｌを大きくすれば条件を満たせることがわかる。

このことは整合用コンデンサの電極面積をきわめて小さ
くできることを意味し、したがって、コンデンサの電極
面積に比例するコンデンサの損失をきわめて小さくでき
る。また逆に、少々、コンデンサの損失特性が、従来の
ものよりも悪くても使用できることになり、その場合に
はコストの低減になる。

またＬの長さとしては好ましい範囲が存在する。

（３）式かられかるように、Ｚｉｎの値は、Ｌが０の時
にＣの値のみで決まる。Ｌが０から大きくなるにつれ、
Ｚｉｎは小さくなり、やがて、１／ωＣ＝Ｚｏｔａｎβ
Ｌの時、Ｏとなる。それまでＺｉｎは負の値、すなわち
スミスチャート上では、下半面（サセプタンスが正の領
域）に存在する。Ｌがそれより大きくなると、Ｚｉｎは
正の値となり、Ｌ＝１／４波長の長さで、Ｃの値に関係
なく、■となり、インピーダンス整合の役割を果たさな
くなる。したがってＬの長さは１／４波長以下とす９ るのが適当であり、さらに、低インピーダンスのトラン
ジスタの整合に用いるためには、ＣがＣとして効果的に
作用する範囲、すなわち、１／ωＣ＞ＺｏｔａｎβＬ（
Ｚｉｎが負、またはその逆数であるサセプタンスが正）
の範囲の値をとることが好ましい。そしてその条件内で
あれば、Ｌの長さを長くすることによって、直列回路の
サセプタンスを小さくすることができる。したがって本
実施例のように、トランジスタに近い側のものほど低い
サセプタンスに設定する場合は、Ｃの値がほとんど同じ
であっても、トランジスタに近い側の先端短絡マイクロ
ストリップラインの長さを、長くしておけば本発明の効
果が得られる。

本実施例では、入出力整合回路ともに同一の方式で整合
をとったが、一般に出力インピーダンスは人力インピー
ダンスよりも高いので、入力整合のみに本実施例の方法
を用いてもよい。

さらに調整範囲の広い他の実施例を第３図示す。

第３図は、先端短絡マイクロストリップラインの長さの
調整をできるようにして、整合調整をよ０ り広範囲でできるようにしたものである。第３図におい
て、１０２は入力整合回路基板、１０４は主線路、１０
６はトランジスタへ接続するためのワイヤ１０８．１０
９．１１０は入力整合用薄膜コンデンサ、１１８はアー
ス端子、３０１．３０２．３０３は薄膜コンデンサの、
主線路が接続されていない側の電極に、接続された先端
開放マイクロストリップライン、３０４．３０５．３０
６は前記マイクロストリップラインのアースまでの実質
的長さを調整するワイヤーである。また３０７はアース
端子である。

本実施例では、はぼ整合すると思われる値に薄膜コンデ
ンサの値を最初から設定し、トランジスタの特性のバラ
ツキや、薄膜コンデンサの製造時のバラツキなどによる
整合のズレを、マイクロストリップラインのアースまで
の実質的長さを変えることによって調整することができ
る。実際に長さを変える方法として、本実施例では、マ
イクロストリップラインの適当な位置から、ワイヤーに
よってアース端子に接続することにより行っている。し
たがって厳密にはワイヤーのインダクタン１ ２ 部分が直列に入り、さらにワイヤー接続部で、マイクロ
ストリップラインの先端の部分が、オープンスタブとし
て並列に入ることになり、その分を補正してやる必要が
あるが、それほど大きな影響はないので、基本的にはそ
の分こみで調整することが可能である。とくにワイヤー
に関しては、ワイヤーの長さを短くしたり、本数を増し
たり、あるいはワイヤーの代わりにリボンなどを用いる
ことによって、実質的にはほとんど支障なく調整できる
ようにすることができる。

本実施例では入力整合回路のみを示したが、出力整合回
路も同様にして構成できることは明かである。

第４図は、マイクロストリップラインの長さの調整をよ
り行いやすくした他の実施例の構造を示したものである
。第４図において、１０２は入力整合回路基板、１０４
は主線路、１０６はトランジスタと接続するためのワイ
ヤー　１０８．１０９．１１０は入力整合用薄膜コンデ
ンサ、１１８．３０７はアース端子、３０１．３０２．
３０３は薄膜コンデンサの、主線路が接続されていない
側の電極に、接続されたマイクロストリップライン、４
０１は前記マイクロストリップラインのアースまでの実
質的長さを調整するためのパッドで、前記各マイクロス
トリップラインの近傍に適当にいくつか設けている。４
０２．４０３は前記マイクロストリップラインと前記パ
ッド、および前記アース端子を接続するためのワイヤー
である。本実施例において、マイクロストリップライン
のアースまでの長さの調整は、パッドを介して行う構成
となっており、実施例２で述べた、ワイヤー接続部で並
列に入る、オープンスタブの影響が低減される。したが
って実施例２の場合よりも補正の必要が少なくなる。

本実施例では入力整合回路のみを示したが、出力整合回
路も同様にして構成できることは明かである。

第５図は使用するコンデンサの種類およびアースのとり
かたの他の実施例の構造を示したものである。第５図に
おいて、１０２は入力整合回路基板、１０４は主線路、
１０６はトランジスタと接続するた３ めのワイヤー、５０１．　５０２．５０３は入力整合用
コンデンサで、誘電体基板上に電極を互い違いに入り組
んだ形に対向させて、対向電極間の静電容量を利用した
、いわゆるインターデジタルコンデンサ、５０４．５０
５．５０６は前記インターデジタルコンデンサの主線路
が接続されていない側の電極に接続されたマイクロスト
リップライン、５０７．５０８．５０９は基板の一部に
貫通孔を設け、基板の裏面側のアースと電気的に接続さ
れた、いわゆるバイアホールと呼ばれるアース端子であ
る。本実施例においては、アース端子をバイアホール型
とすることにより、基板上の任意の場所にコンデンサを
形成できるようになることから、集積回路としての設計
の自由度が増し、実装の簡素化、コスト低減、小型化な
どに役立つ。

さらに本実施例ではインターデジタルコンデンサを用い
たが、インターデジタルコンデンサも薄膜コンデンサ同
様、集積化が容易であり、また対向電極部の面積を減ら
すことによって、コンデンサの損失を減少させることが
でき、やはり本発明４ の目的とする効果の得られるものである。

発明の効果 以上述べた如く、本発明は、主線路とアース間に薄膜コ
ンデンサもしくはインターデジタルコンデンサとマイク
ロストリップラインの直列回路を複数組有し、前記直列
回路のサセプタンスが前記トランジスタに近いものほど
大きく、かつ各段間のマイクロストリップラインの長さ
は短くなっていることによりインピーダンスの低い高周
波高出力トランジスタの整合をとるのが容易であり、整
合用コンデンサの損失に基づく信号の伝送損失を低減す
ることができ、また実装工数が少なく、小型集積化が可
能であり、製造コストが安く、広帯域での整合が可能な
高周波トランジスタの整合回路を提供するものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す基本構造図、第２図は
その動作、および原理の説明図、第３図５ ６ ものである。 へ １０１・・・・・・トランジスタ、１０２・・・・・・
入力整合回路基板、１０３・・・・・・出力整合回路基
板、１０４・・・・・・入力端主線路、１０５・・・・
・・出力側主線路、１０６．１０７・・・・・・ワイヤ
ー　１０８．１０９．１１０・・・・・・人力整合用薄
膜コンデンサ、１１１　１１２・・・・・・出力整合用
薄膜コンデンサ、１１３．１１４．１１５・・・・・・
人力整合用マイクロストリップライン、１１６．１１７
・・・・・・出力整合用マイクロストリップライン、１
１８、１１９・・・・・・アース端子。

Claims (7)

【特許請求の範囲】
1. （１）主線路にマイクロストリップラインを用いるトラ
   ンジスタのインピーダンス整合回路において、主線路と
   アース間に薄膜コンデンサもしくはインターデジタルコ
   ンデンサとマイクロストリップラインの直列回路を複数
   組有し、前記直列回路のサセプタンスが、前記トランジ
   スタに近いものほど大きく、かつ各段間のマイクロスト
   リップラインの長さが短くなっていることを特徴とする
   高周波トランジスタの整合回路。
2. （２）薄膜コンデンサもしくはインターデジタルコンデ
   ンサの静電容量が、トランジスタに近いものほど大きく
   なっていることを特長とする請求項（１）記載の高周波
   トランジスタの整合回路。
3. （３）薄膜コンデンサもしくはインターデジタルコンデ
   ンサとアース間に直列に接続されるマイクロストリップ
   ラインの長さが、トランジスタに近いものほど長くなっ
   ており、かつその直列回路のサセプタンスが正になって
   いることを特徴とする請求項（１）記載の高周波トラン
   ジスタの整合回路。
4. （４）各段間のマイクロストリップラインの長さの最大
   値が、整合させようとする周波数の１／４波長以下の長
   さとなっていることを特徴とする請求項（１）記載の高
   周波トランジスタの整合回路。
5. （５）アースに接続されているマイクロストリップライ
   ンの実質的長さを調整することによって、トランジスタ
   との整合状態を調整できることを特徴とする請求項（１
   ）記載の高周波トランジスタの整合回路。
6. （６）アースに接続されるマイクロストリップライン近
   傍に、島状電極を設け、該島状電極を介して前記マイク
   ロストリップラインをアースに接続し、接続する島状電
   極の数と位置を調整することによって、前記マイクロス
   トリップラインのアースまでの実質的長さを、調整する
   ようにしたことを特徴とする請求項（１）記載の高周波
   トランジスタの整合回路。
7. （７）アースとして、バイアホールにより形成されたア
   ース端子を、用いたことを特徴とする請求項（１）記載
   の高周波トランジスタの整合回路。