JPH036651B2 - - Google Patents

Info

Publication number
JPH036651B2
JPH036651B2 JP59241873A JP24187384A JPH036651B2 JP H036651 B2 JPH036651 B2 JP H036651B2 JP 59241873 A JP59241873 A JP 59241873A JP 24187384 A JP24187384 A JP 24187384A JP H036651 B2 JPH036651 B2 JP H036651B2
Authority
JP
Japan
Prior art keywords
bromine
resist
stencil
gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59241873A
Other languages
English (en)
Other versions
JPS61120423A (ja
Inventor
Takeshi Kobayashi
Takeshi Sakurai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP59241873A priority Critical patent/JPS61120423A/ja
Publication of JPS61120423A publication Critical patent/JPS61120423A/ja
Publication of JPH036651B2 publication Critical patent/JPH036651B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はフオトレジスト膜を用いたリフトオフ
用レジストステンシルの製造方法に関する。
従来技術および発明が解決しようとする問題点 電子デバイスの集積化に伴い、電極形成や電極
配線には精密なリフトオフ技術が要求されるよう
になつてきた。リフトオフ技術を参考第1a〜1
d図をもとに説明すると、最初に参考第1a図に
示すように、基材例えば、半導体ウエハ1上に樹
脂層2を形成する。次いで、所望のパターン形状
に樹脂層2をエツチングすることにより参考第1
b図の如きリフトオフ用レジストステンシルを得
る。レジストステンシル上に金属層3を蒸着また
はスパツタ等により参考第1c図の如く被着す
る。次に、樹脂層3を溶剤等により除去すると、
参考第1d図に示すように、半導体ウエハ上に金
属配線を形成する。リフトオフの確実性は、スレ
ンシル形成の良否にかかつている。
これまでに使われているステンシル形成法は、
次の4つの方法に大別される。それらは(1)2重レ
ジスト法、(2)金属膜/レジスト複合膜法、(3)スペ
ーサ法、(4)単一塗布区である。(1)〜(3)の方法は、
いずれも異種の2種類の膜を重ね合わせるもので
あり、個別の膜エツチングを施こすことで、オー
バーハング形ステンシルを得ている。
オーバーハング形ステンシルは、第1図に示す
断面を有するステンシルのことをいう。通常、金
属の蒸着は参考第1c図に示す模式図の如く起こ
らず、樹脂層2のエツチング側面4にも起こり、
単なる樹脂層2の除去により参考第1d図の如き
完全な配線を形成できない。一方、オーバーハン
グ形にステンシルを形成すると、樹脂層2のエツ
チング側面にまで金属蒸着が行なわれず、理想的
な配線が得られる。従つて、(1)から(3)の方法によ
るステンシルは品質がよいが、反面2種類の膜を
作製することや、2回にわたる異なつたエツチン
グ工程を必要とするなど、工程が複雑化する大き
な欠点を有している。
(4)の方法は、名称に印されているとおり単一塗
布膜を利用できる点で、(1)〜(3)の欠点を改善して
いる。しかしながら、(4)の方法は、オーバーハン
グ形のレジストステンシルを形成することが難し
い。従つて、一般にはレジストを塗布後、特定溶
媒(例えば、クロロベンゼン)にレジスト膜を接
触することにより表層部のみを現象液に難溶化さ
せて、オーバーハング形のものを形成する。しか
し、この方法では溶媒に長い時間浸漬しなければ
効果が達成されず、しかも、ウエツト工程である
ために工程が複雑化する。
発明の目的 本発明は単一塗布膜法によりオーバーハング形
レジストステンシルを容易に製造する方法を提供
する。
発明の構成 本発明は基材上にクレゾールノボラツク樹脂と
ナフトキノンジアジドスルホン酸のエステルから
成るポジ形フオトレジストを塗布してフオトレジ
スト膜を形成し、該膜の露光前または露光後に臭
素含有ガスと接触することを特徴とするレジスト
ステンシルの製法を提供する。
本発明では、クレゾールノボラツク樹脂とナフ
トキトンジアジドフオン酸のエステルから成るポ
ジ形レジスト膜が臭素ガスに対して強い反応をお
こし、容易に現像液に難溶化する性質を見出し
た。
本発明に用いる基材の代表例としては、半導体
ウエハ、例えば、シリコン、ガリウムヒ素、イン
ジウムリン等のウエハが挙げられる。この基材は
使用目的に応じて、種々なものが用いられ、上記
例に限定されない。
本発明ではクレゾールノボラツク樹脂とナフト
キノンジアジドスルホン酸のエステルから成るポ
ジ形フオトレジストを用いる。このレジストは露
光によつて現象液に可溶性となる光分解型の感光
剤を含むもので、ポジフイルムから焼付けること
によりポジ画像が得られる。そのようなレジスト
としては、例えば、シプレー社製AZ−1350が市
販されている。フオトレジストは常套の方法、例
えばハケ塗り、スピンコート等の方法により基材
に塗布される。
上記フオトレジスト膜はポジ形フイルムを用い
て露光されるが、露光前または露光後に臭素含有
ガスと接触する。臭素含有ガスとしては不活性ガ
ス希釈臭素ガス、気化メタノールガスが挙げられ
る。好ましくは、気化メタノールガスである。臭
素含有ガスの臭素濃度、接触時間および臭素含有
ガスの流量は得られるレジストステンシルの用
途、庇の長さl等により適宜変化する。例えばシ
プレー社製AZ−1350を1.5μmの厚さに塗布した
場合、窒素ガス100c.c./分の流量で、臭素/メチ
ルアルコール混液を用いた場合、40〜50秒の短い
時間で臭素ガス接触した後、シプレー社製の現象
液(MF−314)で2分間現象すると、0.4μmの庇
が得られる。
臭素ガス接触した基材は、必要により露光後、
溶剤により洗浄され、レジスト層の露光部分が洗
浄除去される。一方、非露光部分は洗浄されずに
残り、レジストステンシルが得られる。特に、本
発明では臭素の作用により、非露光部分の表層部
が十分固化、難溶化し、ステシルの端部形状の乱
れもなく優れたものが得られる。
本発明を図面により詳細に説明する。第1図は
本発明方法により得られたレジストステンシルの
模式的断面図を示す。第2図は本発明方法に用い
た装置の概略図を示す。
第2図において、1は窒素ガスボンベを表わ
し、窒素ガスをガラス製バブラー4内の臭素/メ
チルコール混液5中に導き、この圧力により試料
ホルダー6上のレジストを塗布した半導体試料7
に臭素含有ガスを送る。窒素ガスの流量は流量コ
ントローラー2により調節される。3はガスフロ
ー切換コツクを表わす。上記装置により1.5μmの
厚さにシプレー社製AZ−1350を塗布した試料に
露光前に窒素ガスを100c.c./分および50c.c./分で
接触させた後露光し、シプレー社の現像液MF−
314に対し容量比で1/3の水を加えた液で21℃で2
分間現像した場合の庇の長さlと臭素接触時間と
の関係を第3図に示す。尚、露光後に臭素接触を
しても全く同じ結果が得られた。
発明の効果 本発明製造方法によれば、十分庇のあるレジス
トステンシルが、短時間かつ乾燥工程で得られる
ので、工程が簡略化し、製造が極めて容易にな
る。
【図面の簡単な説明】
図1はオーバーハングレジストステンシルの模
式的断面図で、図1のは何らかの化学反応を経
て、レジスト現像液に対して難溶解性のために形
成されたレジストステンシルの庇部を示し、は
化学反応を経ず、レジスト現像液に対して溶解性
の領域を示し、lはオーバーハングレジストステ
ンシルの庇の長さを示す。図2は本発明のレジス
トステンシル作成に用いた装置の概略図であり、
1は窒素ガスボンベ、2は流量コントロール、3
はガスフロー切換コツク、4はガラス製バブラ
ー、5は臭素/メチルアルコール混液、6は試料
ホルダー、7はレジストを塗布した半導体試料を
示す。また、図3は本発明の実施例において、臭
素に曝した時間と形成されたレジストステンシル
の庇の長さlの関係を示した図である。

Claims (1)

  1. 【特許請求の範囲】 1 基材上にクレゾールノボラツク樹脂とナフト
    キノンジアジドスルホン酸のエステルから成るポ
    ジ形フオトレジストを塗布してフオトレジスト膜
    を形成し、該膜の露光前または露光後に臭素含有
    ガスと接触することを特徴とするレジストステン
    シルの製造方法。 2 臭素含有ガスが希釈臭素ガスあるいは気化メ
    タノール臭素ガスである第1項記載の製造方法。
JP59241873A 1984-11-15 1984-11-15 レジストステンシルの製造方法 Granted JPS61120423A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59241873A JPS61120423A (ja) 1984-11-15 1984-11-15 レジストステンシルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59241873A JPS61120423A (ja) 1984-11-15 1984-11-15 レジストステンシルの製造方法

Publications (2)

Publication Number Publication Date
JPS61120423A JPS61120423A (ja) 1986-06-07
JPH036651B2 true JPH036651B2 (ja) 1991-01-30

Family

ID=17080795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59241873A Granted JPS61120423A (ja) 1984-11-15 1984-11-15 レジストステンシルの製造方法

Country Status (1)

Country Link
JP (1) JPS61120423A (ja)

Also Published As

Publication number Publication date
JPS61120423A (ja) 1986-06-07

Similar Documents

Publication Publication Date Title
JPS6247297B2 (ja)
JPH035573B2 (ja)
US5017459A (en) Lift-off process
US6372414B1 (en) Lift-off process for patterning fine metal lines
JPH036651B2 (ja)
JP2716957B2 (ja) 導電性微細パターンの形成方法
JPH03119720A (ja) リフトオフ加工用ホトレジスト、リフトオフ加工用ホトレジストのパターン形成方法及びリフトオフ方法
JPH08272107A (ja) レジストパターンの形成方法
JPH0234856A (ja) パターン形成方法
JP2689431B2 (ja) 二酸化珪素膜の選択形成方法
JPS646449B2 (ja)
JPS5973834A (ja) シャドウマスクの製造方法
JPS6034015A (ja) パタ−ン形成方法
JPH11204414A (ja) パターン形成法
JPH08172098A (ja) 半導体素子のパターン形成方法
KR960013140B1 (ko) 반도체 소자의 제조 방법
JPS6247125A (ja) 半導体装置の製造方法
JPH0224017B2 (ja)
JPH0458170B2 (ja)
JPS61267762A (ja) フォトマスクブランクとフォトマスクの製造方法
KR19990035265A (ko) 반도체 감광막의 현상방법
JPS646448B2 (ja)
JPH0319696B2 (ja)
JPS61119062A (ja) 金属配線パタ−ンの形成方法
JPH05251425A (ja) Au膜エッチング方法