JPH036653A - 情報処理装置のメモリ増設方式 - Google Patents
情報処理装置のメモリ増設方式Info
- Publication number
- JPH036653A JPH036653A JP14060989A JP14060989A JPH036653A JP H036653 A JPH036653 A JP H036653A JP 14060989 A JP14060989 A JP 14060989A JP 14060989 A JP14060989 A JP 14060989A JP H036653 A JPH036653 A JP H036653A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- information
- request
- bus
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000700 radioactive tracer Substances 0.000 claims abstract description 17
- 230000010365 information processing Effects 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置のメモリ増設方式に関し、特にＮ
台のプロセッサと処理用メモリとトレーサメモリとを有
する情報処理装置のメモリ増設方式に関する。
台のプロセッサと処理用メモリとトレーサメモリとを有
する情報処理装置のメモリ増設方式に関する。
Ｎ台のプロセッサと処理用メモリとトレーサメモリとを
有する従来の情報処理装置のメモリ増設方式は、トレー
サメモリが常にバストレース情報を書込んでいるので、
トレーサメモリを増設メモリとして使用できないために
、メモリ増設要求があるときには、処理用メモリのハー
ドウェア増設を行っている。
有する従来の情報処理装置のメモリ増設方式は、トレー
サメモリが常にバストレース情報を書込んでいるので、
トレーサメモリを増設メモリとして使用できないために
、メモリ増設要求があるときには、処理用メモリのハー
ドウェア増設を行っている。
しかし、上述した従来の情報処理装置のメモリ増設方式
は、処理用メモリのハードウェア増設のために、使用で
きるようになるには、長い時間がかかるとともに、増設
費用がかさみ、急場の間には合わないという欠点を有し
ている。
は、処理用メモリのハードウェア増設のために、使用で
きるようになるには、長い時間がかかるとともに、増設
費用がかさみ、急場の間には合わないという欠点を有し
ている。
本発明の目的は、メモリ増設要求があるときには、処理
用メモリに加えて、トレーサメモリを、何時でも増設メ
モリとして有効に使用することができる情報処理装置の
メモリ増設方式を提供することにある。
用メモリに加えて、トレーサメモリを、何時でも増設メ
モリとして有効に使用することができる情報処理装置の
メモリ増設方式を提供することにある。
本発明の情報処理装置のメモリ増設方式は、（Ａ）それ
ぞれの処理を実行するＮ台のプロセッサ、 （Ｂ）Ｎ台の前記プロセッサの処理を実行するために必
要な情報を記憶する処理用メモリ、（Ｃ）Ｎ台の前記プ
ロセッサと、前記処理用メモリとを相互に接続して情報
を転送するバス を備えた情報処理装置のメモリ増設方式において、 （Ｄ）前記バスに接続して、メモリ増設要求がないとき
には、前記バス上にある情報をバストレース情報として
供給し、メモリ増設要求があるときには、前記バス上に
ある情報を判断することにより、Ｎ台の前記プロセッサ
から増設メモリへの処理要求を検出して、読出し書込み
情報を供給する処理要求検出回路、（Ｅ）前記処理要求
検出回路に接続して、メモリ増設要求がないときには、
トレースモードになり、前記処理要求検出回路から供給
されたバストレース情報の書込み動作を指示し、メモリ
増設要求があるときには、処理モードになり、前記処理
要求検出回路から供給された読出し書込み情報による読
出し書込み動作を指示するモード制御回路、 （Ｆ）前記モード制御回路に接続して制御され、メモリ
増設要求がないときには、前記モード制御回路から指示
された書込み動作を行うことにより、バストレース情報
を順次記憶し、メモリ増設要求があるときには、前記モ
ード制御回路から指示された読出し書込み動作を行うこ
とにより、Ｎ台の前記プロセッサに対する増設メモリと
なるトレーサメモリ、を備えて構成されている。
ぞれの処理を実行するＮ台のプロセッサ、 （Ｂ）Ｎ台の前記プロセッサの処理を実行するために必
要な情報を記憶する処理用メモリ、（Ｃ）Ｎ台の前記プ
ロセッサと、前記処理用メモリとを相互に接続して情報
を転送するバス を備えた情報処理装置のメモリ増設方式において、 （Ｄ）前記バスに接続して、メモリ増設要求がないとき
には、前記バス上にある情報をバストレース情報として
供給し、メモリ増設要求があるときには、前記バス上に
ある情報を判断することにより、Ｎ台の前記プロセッサ
から増設メモリへの処理要求を検出して、読出し書込み
情報を供給する処理要求検出回路、（Ｅ）前記処理要求
検出回路に接続して、メモリ増設要求がないときには、
トレースモードになり、前記処理要求検出回路から供給
されたバストレース情報の書込み動作を指示し、メモリ
増設要求があるときには、処理モードになり、前記処理
要求検出回路から供給された読出し書込み情報による読
出し書込み動作を指示するモード制御回路、 （Ｆ）前記モード制御回路に接続して制御され、メモリ
増設要求がないときには、前記モード制御回路から指示
された書込み動作を行うことにより、バストレース情報
を順次記憶し、メモリ増設要求があるときには、前記モ
ード制御回路から指示された読出し書込み動作を行うこ
とにより、Ｎ台の前記プロセッサに対する増設メモリと
なるトレーサメモリ、を備えて構成されている。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の情報処理装置のメモリ増設方式の一実
施例を示すブロック図である。
施例を示すブロック図である。
第１図の情報処理装置は、それぞれの処理を実行するＮ
台のプロセッサ１−１．・・・・・・−・・Ｌ−Ｎと、
これらのプロセッサ１−１．・・・・・・・・・ｉ−Ｎ
の処理を実行するために必要な情報を記憶する処理用メ
モリ２と、これらのプロセッサ１−１．・・・・・・・
・・１−Ｎおよび処理用メモリ２とを相互に接続して情
報を転送するバス３とを有している。
台のプロセッサ１−１．・・・・・・−・・Ｌ−Ｎと、
これらのプロセッサ１−１．・・・・・・・・・ｉ−Ｎ
の処理を実行するために必要な情報を記憶する処理用メ
モリ２と、これらのプロセッサ１−１．・・・・・・・
・・１−Ｎおよび処理用メモリ２とを相互に接続して情
報を転送するバス３とを有している。
そして、メモリ増設要求Ｒがないときには、処理要求検
出回路４は、バス３に接続して、バス３上にある情報を
バストレース情報として、モード制御回路５に供給して
い乙。
出回路４は、バス３に接続して、バス３上にある情報を
バストレース情報として、モード制御回路５に供給して
い乙。
このため、メモリ増設要求Ｒがないときには、モード制
御回路５は、処理要求検出回路４に接続して、トレース
モードになり、処理要求検出回路４から供給されたバス
トレース情報の書込み動作をトレーサメモリ６に指示し
ている。
御回路５は、処理要求検出回路４に接続して、トレース
モードになり、処理要求検出回路４から供給されたバス
トレース情報の書込み動作をトレーサメモリ６に指示し
ている。
そこで、メモリ増設要求Ｒがないときには、トレーサメ
モリ６は、モ−ド制御回路５に接続して制御され、モー
ド制御回路５から指示された書込み動作を行うことによ
り、バストレース情報を順次記憶している。
モリ６は、モ−ド制御回路５に接続して制御され、モー
ド制御回路５から指示された書込み動作を行うことによ
り、バストレース情報を順次記憶している。
一方、メモリ増設要求Ｒがあるときには、処理要求検出
回路４は、バス３上にある情報を判断することにより、
プロセッサ１−１．・・・・・・・・・１−Ｎから増設
メモリへの処理要求を検出して、読出し書込み情報をモ
ード制御回路５に供給している。
回路４は、バス３上にある情報を判断することにより、
プロセッサ１−１．・・・・・・・・・１−Ｎから増設
メモリへの処理要求を検出して、読出し書込み情報をモ
ード制御回路５に供給している。
このため、メモリ増設要求Ｒがあるときには、モード制
御回路５は、処理モードになり、処理要求検出回路４か
ら供給された読出し書込み情報による読出し書込み動作
をトレーサメモリ６に指示している。
御回路５は、処理モードになり、処理要求検出回路４か
ら供給された読出し書込み情報による読出し書込み動作
をトレーサメモリ６に指示している。
そこで、メモリ増設要求Ｒがあるときには、トレーサメ
モリ６は、モード制御回路５から指示された読出し書込
み動作を行うことにより、プロセッサ１−１．・・・・
・・・・・１−Ｎに対する増設メモリとして働くことと
なる。
モリ６は、モード制御回路５から指示された読出し書込
み動作を行うことにより、プロセッサ１−１．・・・・
・・・・・１−Ｎに対する増設メモリとして働くことと
なる。
以上述べたように、本実施例の情報処理装置のメモリ増
設方式は、メモリ増設要求があるときには、処理用メモ
リに加えて、トレーサメモリを、何時でも増設メモリと
して有効に使用することができる。
設方式は、メモリ増設要求があるときには、処理用メモ
リに加えて、トレーサメモリを、何時でも増設メモリと
して有効に使用することができる。
以上説明したように、本発明の情報処理装置のメモリ増
設方式は、メモリ増設要求があるときには、処理用メモ
リに加えて、トレーサメモリを、何時でも増設メモリと
して有効に使用することができるという効果を有、して
いる。
設方式は、メモリ増設要求があるときには、処理用メモ
リに加えて、トレーサメモリを、何時でも増設メモリと
して有効に使用することができるという効果を有、して
いる。
第１図は本発明の情報処理装置のメモリ増設方式の一実
施例を示すブロック図である。 １−１．〜１−Ｎ・・・・・−プロセッサ、２・・・・
・・処理用メモリ、３・・・・・・バス、４・・・・・
・処理要求検出回路、５・・・・・・モード制御回路、
６・・・・・・トレーサメモリ、Ｒ・−・・・・メモリ
増設要求。
施例を示すブロック図である。 １−１．〜１−Ｎ・・・・・−プロセッサ、２・・・・
・・処理用メモリ、３・・・・・・バス、４・・・・・
・処理要求検出回路、５・・・・・・モード制御回路、
６・・・・・・トレーサメモリ、Ｒ・−・・・・メモリ
増設要求。
Claims (1)
- 【特許請求の範囲】 （Ａ）それぞれの処理を実行するＮ台のプロセッサ、 （Ｂ）Ｎ台の前記プロセッサの処理を実行するために必
要な情報を記憶する処理用メモリ、 （Ｃ）Ｎ台の前記プロセッサと、前記処理用メモリとを
相互に接続して情報を転送する バス、 を備えた情報処理装置のメモリ増設方式において、 （Ｄ）前記バスに接続して、メモリ増設要求がないとき
には、前記バス上にある情報をバストレース情報として
供給し、メモリ増設要求があるときには、前記バス上に
ある情報を判断することにより、Ｎ台の前記プロセッサ
から増設メモリへの処理要求を検出して、読出し書込み
情報を供給する処理要求検出回路、 （Ｅ）前記処理要求検出回路に接続して、メモリ増設要
求がないときには、トレースモードになり、前記処理要
求検出回路から供給されたバストレース情報の書込み動
作を指示し、メモリ増設要求があるときには、処理モー
ドになり、前記処理要求検出回路から供給された読出し
書込み情報による読出し書込み動作を指示するモード制
御回路、 （Ｆ）前記モード制御回路に接続して制御され、メモリ
増設要求がないときには、前記モード制御回路から指示
された書込み動作を行うことにより、バストレース情報
を順次記憶し、メモリ増設要求があるときには、前記モ
ード制御回路から指示された読出し書込み動作を行うこ
とにより、Ｎ台の前記プロセッサに対する増設メモリと
なるトレーサメモリ、を備えることを特徴とする情報処
理装置のメモリ増設方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14060989A JPH036653A (ja) | 1989-06-02 | 1989-06-02 | 情報処理装置のメモリ増設方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14060989A JPH036653A (ja) | 1989-06-02 | 1989-06-02 | 情報処理装置のメモリ増設方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036653A true JPH036653A (ja) | 1991-01-14 |
Family
ID=15272690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14060989A Pending JPH036653A (ja) | 1989-06-02 | 1989-06-02 | 情報処理装置のメモリ増設方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036653A (ja) |
-
1989
- 1989-06-02 JP JP14060989A patent/JPH036653A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036653A (ja) | 情報処理装置のメモリ増設方式 | |
| JPH0789328B2 (ja) | データ処理装置 | |
| JPH0877143A (ja) | ベクトルデータ処理装置 | |
| JPS629459A (ja) | 共通メモリコピ−方式 | |
| JPS61131047A (ja) | パイプライン制御方式 | |
| JPH0612261A (ja) | 割込制御回路 | |
| JPH04239355A (ja) | 電子ディスク装置 | |
| JPH09319698A (ja) | ダイレクト・メモリ・アクセス転送方式 | |
| JPH01175033A (ja) | レジスタ制御装置 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPS62121556A (ja) | トレ−スメモリ内蔵情報処理装置 | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JPH0210436A (ja) | セーブ処理方式 | |
| JPH04180136A (ja) | ハードウェアトレーサ制御回路 | |
| JPS61250766A (ja) | メモリアクセス制御方式 | |
| JPH03251941A (ja) | 情報処理装置 | |
| JPH02129741A (ja) | 逐次化制御方式 | |
| JPH01193948A (ja) | データ転送制御方式 | |
| JPH0535658A (ja) | 情報処理装置 | |
| JPH01102655A (ja) | サイクルスチールのトレース方式 | |
| JPH02299076A (ja) | イメージデータ上下反転方式 | |
| JPH04326144A (ja) | メモリバスエラー検出システム | |
| JPH0358246A (ja) | デバグ用データ出力回路 | |
| JPH01292451A (ja) | 情報処理装置 | |
| JPH01232445A (ja) | 疑似エラー発生方式 |