JPH0368216A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は入力信号周波数に自動追従する機能（オート
スキャン機能）を設けたビデオプリンタ等において外部
同期信号よりサンプリングクロックを再生するＰＬＬ回
路に関するものである。

〔従来の技術〕

第３図は従来のＰＬＬ回路の構成を示す図であり、第４
図には、第３図による各信号の波形を示し、その波形番
号は第３図の各信号の番号と一致している。

図において、ｌは電圧制御発振器（以下、ＶＣＯと記す
）、２はサンプリングクロック、３は分周器であり、サ
ンプリングクロック２を基に波形４の比較用同期信号４
を生成する。５は外部より入力される波形５の外部同期
信号である。６は比較器であり、外部同期信号５と比較
用同期信号４とを比較し、波形７の信号を出力する。８
はローパスフィルタである。９は出力信号７をローパス
フィルタ８に介することにより得るｖｃｏｉの波形９の
入力制御電圧である。

次に動作について説明する。

第４図において、比較器６は外部同期信号５と比較用同
期信号４により波形７である信号を出力する。例えば、
期間ＡにおいてＮＴＳＣ及びＰＡＬなどの標準信号であ
る外部同期信号５が入力された場合、第４図の期間Ａに
示す波形７の信号が出力される。波形７の信号はローパ
スフィルタ８により平滑化され、制御電圧９となる。そ
の制御電圧９をＶＣＯＩに入力することによりサンプリ
ングクロック２を再生することができる。そして、サン
プリングクロック２は分周器３により、外部同期信号５
と同一周波数の比較用同期信号４に生成される。

〔発明が解決しようとする課題〕

従来のＰＬＬ回路は以上のように構成されているので、
非標準同期信号が人力されたとき、例えば第４図の期間
Ｂに示すように正規の位置からずれた非標準同期信号が
連続して入力される場合に、比較器６とローパスフィル
タ８を介し得られる第４図の期間Ｂにおける制御電圧９
の波形９だけに基づいて生成されるサンプリングクロッ
クによる比較用同期信号では、外部同期信号に追従しき
れず、ｖＣＯによるサンプリングクロックの応答が遅く
、結果として上部が湾曲したプリント画になるという問
題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、非標準的な同期信号が入力された場合にも応
じるように電圧制御発振器の人力制御電圧の可変範囲を
広げ、ｖＣＯの応答を改善することのできるＰＬＬ回路
を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るＰＬＩ、回路は、比較器の出力波形を基
に方形波パルスを作り出すパルス発振器と、パルス発振
器の出力を切り換えるスイッチと、比較器の出力波形を
基にスイッチ制御パルスを作り出すスイッチ制御回路と
、比較器の出力にスイッチの切り換えによって得たパル
ス発振器からの出力信号を加算合成する加算器とを設け
たものである。

［作用］ この発明においては、比較器の出力波形を基に方形波パ
ルスを作り出すパルス発振器と、パルス発振器の出力を
切り換えるスイッチと、比較器の出力波形を基にスイッ
チ制御パルスを作り出すスイッチ制御回路と、比較器の
出力にスイッチの切り換えによって得たパルス発振器か
らの出力信号を加算合成する加算器とを設けたので、標
準同期信号のみならず非標準同期信号が人力された時に
も応しるように上記電圧制御発振器の入力制？１［電圧
の可変範囲を広げられ、それより、出力画像に歪みのな
い正確なサンプリングクロックを再生でき、ｖＣＯによ
るサンプリングクロックの応答を改善することができる
。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例によるＰ　Ｌ　Ｌ回路の構成
を示す図であり、第２図には、第１図による各信号の波
形を示し、その波形番号は第１図の各信号の番号と一敗
している。

図において、第３図と同一符号は同一部分を示す。１．
０はスイッチ制御回路であり、波形７の比較器の出力信
号７を基にスイッチ制御パルス１１を発生させる。１２
はパルス発振器１３の信号出力を切り換えるスイッチで
あり、上記制御パルス１１により制御されている。１３
はパルス発振器で、比較器の出カフを基にパルス１４を
発生させる。１５はパルス発振器１３の信号出力をスイ
ッチ１２で切り換えることにより作られたパルス、１６
はパルス１５と比較器の出カフとを加算合戒する加算器
である。１７は加算器１６により合成された合成波形の
信号である。

次に、本実施例の動作について説明する。

スイッチ制御回路１０は比較器の出カフの振幅ＶＩをス
レッショルド点とし、パルスの立上りでトリガされ、あ
る一定のパルス幅をもつ方形波パルスを発生する。例え
ば、第２図の波形７において、最初のパルスの立上りで
、波形１１において、ア期間のパルス幅をもつパルスを
発生し、２番目のパルスの立上りでアと同じパルス幅を
持つイのパルスを発生し、つの期間がアの期間より短い
場合、波形１１はＯＦＦ状態が連続する。

次に、工の期間はイのパルス幅より大きいため、波形１
１はイの期間後ＯＮ状態になる。このようにして作られ
た波形１１によりスイッチ１２の０Ｎ１０　Ｆ　Ｆが制
御される。

パルス発振器１３は第２図の波形７に示すように振幅Ｖ
２をスレッショルド点とし、パルスの立上りでトリガさ
れ、パルス１４を発生させる。パルス１４はＯＮ１０　
Ｆ　Ｆ信号１１によりスイッチ１２においてパルス１５
になる。そして、加算器１６によりパルス１５と比較器
の出カフとは加算。

合成され、合成波形１７の信号となる。その後上記合成
波形１７はローパスフィルタ８を介してＶＣＯ１の制御
電圧９となる。

このように本実施例では、波形７を波形１７に作りかえ
、波形９のパルス幅を広げることにより、ＶＣＯに入力
される制御電圧の可変範囲を広げるようにしたので、そ
の結果、非標準的な外部入力信号にも応じるようＶＣＯ
の応答性を改善することができ、上部に曲がりのないプ
リント画を得ることができる。

なお、上記実施例では、外部同期信号５と比較用同期信
号４の位置が２つ以上続けてずれた場合にスイッチ１２
がＯＮｆ、、、波形１１を作り出すようにしたが、この
続けてずれる位置の数は、スイッチ１２を制御する波形
１１のパルス幅を大きくすることにより、これを増減す
ることが可能である。

また、第２図の波形１４においてオと力は等間隔であり
、パルス波形１４のデユーティ比は１としたが、オと力
のデユーティ比はｌ以外の値としてもよい。

〔発明の効果〕

以上のように、本発明によれば、比較器の出力波形を基
に方形波パルスを作り出すパルス発振器と、パルス発振
器の出力を切り換えるスイッチと、比較器の出力波形を
基にスイッチ制御パルスを作り出すスイッチ制御回路と
、比較器の出力にスイッチの切り換えによって得たパル
ス発振器からの出力信号を加算合成する加算器を設けた
ので、標準同期信号のみならず非標準同期信号が入力さ
れた時にも対応できるように上記電圧制御発振器の入力
制御電圧の可変範囲を広げることができ、出力画像に歪
みのない正確なサンプリングクロックを再生し、非標準
的な外部同期信号に対するＶＣＯの応答性を改善するこ
とができ、正常なプリント画を得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるＰＬＬ回路のサンプ
リングクロック再生回路を示す図、第２図はこの発明の
動作説明をするためのタイミングチャート図、第３図は
従来のＰＬＬ回路を示す図、第４図は従来回路の動作説
明をするためのタイミングチャート図である。 ｌは電圧制御発振器（ＶＣＯ）、２はサンプリングクロ
ック、３は分周器、４は比較用同期信号、５は外部同期
信号、６は比較器、７は比較器の出力、８はローパスフ
ィルタ、９は制御電圧、ｌＯはスイッチ制御回路、１１
はスイッチ制御パルス、１２はスイッチ、１３はパルス
発振器、１４はパルス、１５はスイッチ出力、１６は加
算器、１７は合成波形である。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）外部同期信号の水平周波数変化に追従してアナロ
   グ映像信号を量子化するためのサンプリングクロックを
   再生する電圧制御発振器と、 上記サンプリングクロックより外部同期信号と比較する
   ための比較用同期信号を生成する分周器と、 上記比較用同期信号と外部同期信号とを比較し、上記電
   圧制御発振器の制御電圧の基となるパルスを出力する比
   較器と、 上記比較器の出力パルスを用い上記電圧制御発振器に入
   力するための制御電圧を生成するローパスフィルタとを
   備えたＰＬＬ回路において、上記比較器の後段に、 上記比較器の出力パルス波形に応じた方形波パルスを生
   成するパルス発振器と、 上記パルス発振器のパルスの出力を切り換えるスイッチ
   と、 上記比較器の出力パルスを基に上記スイッチを制御する
   パルスを生成するスイッチ制御回路と、上記電圧制御発
   振器の入力制御電圧の基となる上記比較器の出力パルス
   に、スイッチの切り換えによって得た上記パルス発振器
   からの出力パルスを加算合成する加算器とを設けたこと
   を特徴とするＰＬＬ回路。