JPH0368567B2 - - Google Patents
Info
- Publication number
- JPH0368567B2 JPH0368567B2 JP60105515A JP10551585A JPH0368567B2 JP H0368567 B2 JPH0368567 B2 JP H0368567B2 JP 60105515 A JP60105515 A JP 60105515A JP 10551585 A JP10551585 A JP 10551585A JP H0368567 B2 JPH0368567 B2 JP H0368567B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mis
- bistable circuit
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004913 activation Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はMISトランジスタを用いて構成される
双安定回路を含むMIS回路装置に関する。
双安定回路を含むMIS回路装置に関する。
従来、双安定回路においては、二つの結合回路
は直流結合であつて、安定状態は二つある。一方
の安定状態を定める入力が与えられると、次に他
方の安定状態を定める入力が与えられるまでその
状態を保持する。二つの安定状態をそれぞれ２進
情報０，１に対応することができる。この故に、
デイジタル量を扱う回路に双安定回路が多く用い
られるようになつてきた。
は直流結合であつて、安定状態は二つある。一方
の安定状態を定める入力が与えられると、次に他
方の安定状態を定める入力が与えられるまでその
状態を保持する。二つの安定状態をそれぞれ２進
情報０，１に対応することができる。この故に、
デイジタル量を扱う回路に双安定回路が多く用い
られるようになつてきた。
双安定回路を含むMIS回路装置において、双安
定回路の入力がこの双安定回路を活性化する場
合、この入力が入いるタイミングによつてこの双
安定回路の出力が、中間電位点に留り、この双安
定回路の次段の回路に誤動作を引き起すという欠
点がある。
定回路の入力がこの双安定回路を活性化する場
合、この入力が入いるタイミングによつてこの双
安定回路の出力が、中間電位点に留り、この双安
定回路の次段の回路に誤動作を引き起すという欠
点がある。
本発明の目的は、双安定回路の入力が、この
MIS双安定回路を活性化する信号に対して、非同
期に入力される場合においても、このMIS双安定
回路の次段に誤動作を引起させないMIS回路装置
を提供することにある。
MIS双安定回路を活性化する信号に対して、非同
期に入力される場合においても、このMIS双安定
回路の次段に誤動作を引起させないMIS回路装置
を提供することにある。
本発明のMIS回路装置は、双安定回路と、イン
バータと、該インバータの入力端と第１の電位供
給端との間にソースとドレインが接続され前記双
安定回路の第１の出力にゲートが接続する第１の
MISトランジスタと、前記インバータの入力端と
第２の電位供給端との間にソースとドレインとが
接続され前記双安定回路の第２の出力端にゲート
が接続する第２のMISトランジスタと、前記双安
定回路の第２の出力端にドレイン（またはソー
ス）が接続され前記インバータの出力端にゲート
が接続される第３のMISトランジスタと、該第３
のMISトランジタのソース（またはドレイン）と
前記第１の電位供給端との間にドレインとソース
とが接続されゲートが次段の回路の活性化信号入
力端に接続する第４のMISトランジスタを含んで
構成される。
バータと、該インバータの入力端と第１の電位供
給端との間にソースとドレインが接続され前記双
安定回路の第１の出力にゲートが接続する第１の
MISトランジスタと、前記インバータの入力端と
第２の電位供給端との間にソースとドレインとが
接続され前記双安定回路の第２の出力端にゲート
が接続する第２のMISトランジスタと、前記双安
定回路の第２の出力端にドレイン（またはソー
ス）が接続され前記インバータの出力端にゲート
が接続される第３のMISトランジスタと、該第３
のMISトランジタのソース（またはドレイン）と
前記第１の電位供給端との間にドレインとソース
とが接続されゲートが次段の回路の活性化信号入
力端に接続する第４のMISトランジスタを含んで
構成される。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は本発明の一実施例の回路図である。こ
の実施例は、双安定回路１と、インバータINV
と、このインバータINVの入力端（節点Ｎ）と
第１の電位供給端Vssとの間にソースとドレイン
が接続され双安定回路１の第１の出力端OUT1に
ゲートが接続する第１のMISトランジスタQ1と、
インバータINVの入力端と第22の電位供給端VDD
との間にソースとドレインとが接続され双安定回
路１の第２の出力端OUT2にゲートが接続する第
２のMISトランジスタQ2と、双安定回路１の第
２の出力端OUT2にドレイン（またはソース）が
接続されインバータINVの出力端にゲートが接
続される第３のMISトランジスタQ3と、この第
３のMISトランジスタQ3のソース（またはドレ
イン）と第１の電位供給端Vssとの間にドレイン
とソースとが接続されゲートが次段の回路２の活
性化信号F2の入力端に接続する第４のMISトラ
ンジスタQ4とを含んで構成される。
の実施例は、双安定回路１と、インバータINV
と、このインバータINVの入力端（節点Ｎ）と
第１の電位供給端Vssとの間にソースとドレイン
が接続され双安定回路１の第１の出力端OUT1に
ゲートが接続する第１のMISトランジスタQ1と、
インバータINVの入力端と第22の電位供給端VDD
との間にソースとドレインとが接続され双安定回
路１の第２の出力端OUT2にゲートが接続する第
２のMISトランジスタQ2と、双安定回路１の第
２の出力端OUT2にドレイン（またはソース）が
接続されインバータINVの出力端にゲートが接
続される第３のMISトランジスタQ3と、この第
３のMISトランジスタQ3のソース（またはドレ
イン）と第１の電位供給端Vssとの間にドレイン
とソースとが接続されゲートが次段の回路２の活
性化信号F2の入力端に接続する第４のMISトラ
ンジスタQ4とを含んで構成される。
尚、次段の回路２として、この実施例では双安
定回路を用いたが、これは双安定回路に限定され
ず、ラツチ回路，インバータ，フリツプフロツプ
等の回路であつても良い。
定回路を用いたが、これは双安定回路に限定され
ず、ラツチ回路，インバータ，フリツプフロツプ
等の回路であつても良い。
次に、この実施例の動作について説明する。
第２図は第１図に示す実施例の動作時における
信号タイミング図である。
信号タイミング図である。
Ｆ１は双安定回路１の活性化信号，Ｆ２は次段
の回路２の活性化信号，Ａ，Ｂ，Ｃはデータ信号
であつて、信号Ａは活性化信号Ｆ１とは非同期に
入力される。信号ＢとＣとは互いに反転か、また
はどちらも共に論理“０”の信号である。この実
施例では、互いに反転関係の信号とした。
の回路２の活性化信号，Ａ，Ｂ，Ｃはデータ信号
であつて、信号Ａは活性化信号Ｆ１とは非同期に
入力される。信号ＢとＣとは互いに反転か、また
はどちらも共に論理“０”の信号である。この実
施例では、互いに反転関係の信号とした。
第２図に示すように、活性化信号F1，データ
信号Ａ，Ｂ，Ｃが入力されると、双安定回路１の
出力端OUT1，OUT2における出力信号は高レベ
ルと低レベルの中間の電位点となる。このよう
に、双安定回路１の出力が中間電位点に留る状態
であつても、出力端２の中間電位を節点Ｎに対し
て、Ｎチヤネル型MISトランジスタQ2がレベル
シフトを行い、次段の回路２が活性状態となる
時、次段の回路２を活性化させる信号F2と節点
Ｎを入力とするインバータINVの出力により、
Ｎチヤネル型MISトランジスタQ3とQ4がそれぞ
れ導通状態になり、双安定回路１の第２の出力端
OUT2の電位をVssに引き下げる。次段の回路２
には出力端OUT1と節点Ｎが接続されており、次
段の回路２は誤動作を起さない。
信号Ａ，Ｂ，Ｃが入力されると、双安定回路１の
出力端OUT1，OUT2における出力信号は高レベ
ルと低レベルの中間の電位点となる。このよう
に、双安定回路１の出力が中間電位点に留る状態
であつても、出力端２の中間電位を節点Ｎに対し
て、Ｎチヤネル型MISトランジスタQ2がレベル
シフトを行い、次段の回路２が活性状態となる
時、次段の回路２を活性化させる信号F2と節点
Ｎを入力とするインバータINVの出力により、
Ｎチヤネル型MISトランジスタQ3とQ4がそれぞ
れ導通状態になり、双安定回路１の第２の出力端
OUT2の電位をVssに引き下げる。次段の回路２
には出力端OUT1と節点Ｎが接続されており、次
段の回路２は誤動作を起さない。
以上説明したように、本発明によれば、双安定
回路の入力が、この双安定回路を活性化する信号
に対して非同期に入力される場合においても、こ
の双安定回路の次段の回路に誤動作を引起さない
双安定回路を含んだMIS回路装置が得られる。
回路の入力が、この双安定回路を活性化する信号
に対して非同期に入力される場合においても、こ
の双安定回路の次段の回路に誤動作を引起さない
双安定回路を含んだMIS回路装置が得られる。
第１図は本発明の一実施例を示す回路図、第２
図は第１図に示す実施例の動作時における信号の
タイミング図である。 １……双安定回路、２……次段の回路、Ａ，
Ｂ，Ｃ……データ信号、F1，F2……活性化信号、
INV……インバータ、Ｎ……節点、OUT1，
OUT2……双安定回路の出力端、Q1〜Q4……
MISトランジスタ。
図は第１図に示す実施例の動作時における信号の
タイミング図である。 １……双安定回路、２……次段の回路、Ａ，
Ｂ，Ｃ……データ信号、F1，F2……活性化信号、
INV……インバータ、Ｎ……節点、OUT1，
OUT2……双安定回路の出力端、Q1〜Q4……
MISトランジスタ。
Claims (1)
- １ 双安定回路と、インバータと、該インバータ
の入力端と第１の電位供給端との間にソースとド
レインが接続され前記双安定回路の第１の出力端
にゲートが接続する第１のMISトランジスタと、
前記インバータの入力端と第２の電位供給端との
間にソースとドレインとが接続され前記双安定回
路の第２の出力端にゲートが接続する第２のMIS
トランジスタと、前記双安定回路の第２の出力端
にドレイン（またはソース）が接続され前記イン
バータの出力端にゲートが接続される第３のMIS
トランジスタと、該第３のMISトランジスタのソ
ース（またはドレイン）と前記第１の電位供給端
との間にドレインとソースとが接続されゲートが
次段の回路の活性化信号入力端に接続する第４の
MISトランジスタを含むことを特徴とするMIS回
路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105515A JPS61263308A (ja) | 1985-05-17 | 1985-05-17 | Ｍｉｓ回路装置 |
| US06/864,652 US4771187A (en) | 1985-05-17 | 1986-05-19 | Bistable circuit |
| EP86106808A EP0203491B1 (en) | 1985-05-17 | 1986-05-20 | Bistable circuit |
| DE86106808T DE3689291D1 (de) | 1985-05-17 | 1986-05-20 | Bistabile Schaltung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105515A JPS61263308A (ja) | 1985-05-17 | 1985-05-17 | Ｍｉｓ回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61263308A JPS61263308A (ja) | 1986-11-21 |
| JPH0368567B2 true JPH0368567B2 (ja) | 1991-10-29 |
Family
ID=14409735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60105515A Granted JPS61263308A (ja) | 1985-05-17 | 1985-05-17 | Ｍｉｓ回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61263308A (ja) |
-
1985
- 1985-05-17 JP JP60105515A patent/JPS61263308A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61263308A (ja) | 1986-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3976949A (en) | Edge sensitive set-reset flip flop | |
| JPS62203416A (ja) | 特にマイクロプロセツサの周辺装置用の、ｍｏｓ技術の論理回路のためのパワ−オンリセツテイング回路 | |
| US3971960A (en) | Flip-flop false output rejection circuit | |
| EP0219846B1 (en) | Latch circuit tolerant of undefined control signals | |
| JPH0368567B2 (ja) | ||
| JPH05102312A (ja) | 半導体集積回路 | |
| JPH04269011A (ja) | レベルシフト回路 | |
| JPH0348520A (ja) | アナログスイッチ回路 | |
| JP2936474B2 (ja) | 半導体集積回路装置 | |
| JPS6070817A (ja) | 論理回路 | |
| JPS5926134B2 (ja) | ラツチ回路 | |
| JP3133089B2 (ja) | 書込み応答回路 | |
| JP2563570B2 (ja) | セット・リセット式フリップフロップ回路 | |
| JP2570575B2 (ja) | フリップフロップ回路 | |
| JPH10276069A (ja) | データラッチ回路 | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| JPS6229929B2 (ja) | ||
| KR900008101B1 (ko) | 트라이 스테이트 인버터를 이용한 플립플롭 | |
| JPS61252707A (ja) | ラツチ回路 | |
| JPH01160209A (ja) | Ｒｓフリップフロップ回路 | |
| JPS6334798A (ja) | ラツチ回路 | |
| JPH0562472A (ja) | 半導体記憶回路 | |
| KR930010941B1 (ko) | 전가산기 집적회로 | |
| JPH0352686B2 (ja) | ||
| JPS6153814A (ja) | ラツチ回路 |