JPH0370936B2 - - Google Patents
Info
- Publication number
- JPH0370936B2 JPH0370936B2 JP59053772A JP5377284A JPH0370936B2 JP H0370936 B2 JPH0370936 B2 JP H0370936B2 JP 59053772 A JP59053772 A JP 59053772A JP 5377284 A JP5377284 A JP 5377284A JP H0370936 B2 JPH0370936 B2 JP H0370936B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- output
- rectifier
- level verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012795 verification Methods 0.000 claims description 74
- 230000010355 oscillation Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the primary-secondary type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、非対称誤りのレベル検定回路を用い
てフエイルセイフに構成された双安定回路に関
し、特にウインドウコンパレータからなるレベル
検定回路と、その出力を整流する整流装置と、そ
の出力を前記レベル検定回路に帰還する帰還回路
とを2個ずつ用いて構成した双安定回路に関す
る。
てフエイルセイフに構成された双安定回路に関
し、特にウインドウコンパレータからなるレベル
検定回路と、その出力を整流する整流装置と、そ
の出力を前記レベル検定回路に帰還する帰還回路
とを2個ずつ用いて構成した双安定回路に関す
る。
従来技術
トランジスタのような半導体素子を用いた従来
の双安定回路は回路故障で出力が真理値“1”
“0”、“0”“1”、“1”“1”、“0”“0”に
誤ま
るいわゆる対称誤りの出力特性を持つている欠点
がある。
の双安定回路は回路故障で出力が真理値“1”
“0”、“0”“1”、“1”“1”、“0”“0”に
誤ま
るいわゆる対称誤りの出力特性を持つている欠点
がある。
発明の目的
本発明は、回路故障で出力(電圧)が零に誤る
非対称誤りの出力特性を持つ双安定回路を提供す
ることを目的とする。
非対称誤りの出力特性を持つ双安定回路を提供す
ることを目的とする。
発明の構成
上記目的は本発明によれば、ウインドウコンパ
レータを用いたレベル検定回路と、その出力を整
流する整流装置の対を2組用い、整流装置の出力
を対応するレベル検定回路に帰還して自己保持さ
せるとともに相手側のレベル検定回路に入力し、
交流出力を生じているレベル検定回路に対応する
整流装置から他方のレベル検定回路に入力する信
号のレベルを他方のレベル検定回路が交流出力を
発生可能なレベルよりも高いレベルに設定するこ
とにより達成される。
レータを用いたレベル検定回路と、その出力を整
流する整流装置の対を2組用い、整流装置の出力
を対応するレベル検定回路に帰還して自己保持さ
せるとともに相手側のレベル検定回路に入力し、
交流出力を生じているレベル検定回路に対応する
整流装置から他方のレベル検定回路に入力する信
号のレベルを他方のレベル検定回路が交流出力を
発生可能なレベルよりも高いレベルに設定するこ
とにより達成される。
実施例
以下、図面に示す実施例に基いて本発明を説明
する。
する。
第1図はトリガータイプのフリツプフロツプの
実施例であり、非対称誤りの第1及び第2のレベ
ル検定回路1a,1bと、その出力を整流する非
対称誤りの第1及び第2の整流装置2a,2b
と、その出力を対応するレベル検定回路1a,1
bに帰還して自己保持させる第1及び第2の帰還
回路3a,3bとを備え、第1の整流装置2aの
出力をたすき回路9aにより第2のレベル検定回
路1bに入力し、第2の整流装置1aの出力をた
すき回路9bにより第1のレベル検定回路1aに
入力し、トリガー信号を端子4に入力する。
実施例であり、非対称誤りの第1及び第2のレベ
ル検定回路1a,1bと、その出力を整流する非
対称誤りの第1及び第2の整流装置2a,2b
と、その出力を対応するレベル検定回路1a,1
bに帰還して自己保持させる第1及び第2の帰還
回路3a,3bとを備え、第1の整流装置2aの
出力をたすき回路9aにより第2のレベル検定回
路1bに入力し、第2の整流装置1aの出力をた
すき回路9bにより第1のレベル検定回路1aに
入力し、トリガー信号を端子4に入力する。
第1及び第2のレベル検定回路1a,1bは、
入力信号のレベルが特定領域内のときだけ出力を
生じ、回路の断線故障、短絡故障等が生じた場合
に非対称な出力パターンになる既知のウインドウ
コンパレータで構成されている。
入力信号のレベルが特定領域内のときだけ出力を
生じ、回路の断線故障、短絡故障等が生じた場合
に非対称な出力パターンになる既知のウインドウ
コンパレータで構成されている。
このようなウインドウコンパレータは、第2図
に例示するように、直列に接続された3個のトラ
ンジスタQ1,Q2,Q3と8個の抵抗R1,R2,
R3,R4,R5,R6,R7,R8とで構成されてお
り、第1のトランジスタQ1を入力端子T1と電
源E用のアース側端子T2との間にコレクタ抵抗
R1,R2を介して接続し、第2のトランジスタQ
2を前記入力端子T1と電源E用の端子T3との
間にコレクタ抵抗R3を介して接続し、第3のト
ランジスタQ3を第2トランジスタQ2と相補の
関係にあるトランジスタとするとともに前記端子
T2と端子T3との間に接続している。そして、
第2のトランジスタQ2のコレクタ電圧を抵抗
R4,R5により電源E用の端子T2との間で分割
して第3のトランジスタQ3のベースに入力し、
第1のトランジスタQ1のコレクタ抵抗R1,R2
により分割された電圧を第2のトランジスタQ2
のベース抵抗R6を介して入力し、第3のトラン
ジスタQ3のコレクタ出力を電源E用の端子T2
との間で抵抗R7,R8により分割して第1のトラ
ンジスタQ1のベースに入力することによつて発
振開始電圧に上限と下限を持たせている。このウ
インドウコンパレータの出力は、たとえば第1の
トランジスタQ1のコレクタ出力とすることがで
きる。
に例示するように、直列に接続された3個のトラ
ンジスタQ1,Q2,Q3と8個の抵抗R1,R2,
R3,R4,R5,R6,R7,R8とで構成されてお
り、第1のトランジスタQ1を入力端子T1と電
源E用のアース側端子T2との間にコレクタ抵抗
R1,R2を介して接続し、第2のトランジスタQ
2を前記入力端子T1と電源E用の端子T3との
間にコレクタ抵抗R3を介して接続し、第3のト
ランジスタQ3を第2トランジスタQ2と相補の
関係にあるトランジスタとするとともに前記端子
T2と端子T3との間に接続している。そして、
第2のトランジスタQ2のコレクタ電圧を抵抗
R4,R5により電源E用の端子T2との間で分割
して第3のトランジスタQ3のベースに入力し、
第1のトランジスタQ1のコレクタ抵抗R1,R2
により分割された電圧を第2のトランジスタQ2
のベース抵抗R6を介して入力し、第3のトラン
ジスタQ3のコレクタ出力を電源E用の端子T2
との間で抵抗R7,R8により分割して第1のトラ
ンジスタQ1のベースに入力することによつて発
振開始電圧に上限と下限を持たせている。このウ
インドウコンパレータの出力は、たとえば第1の
トランジスタQ1のコレクタ出力とすることがで
きる。
このように構成されたウインドウコンパレータ
は、各抵抗R1〜R8の抵抗値を各々R1,R2,R3,
R4,R5,R6,R7,R8、電源Eの電圧をE、端
子T1への入力信号のレベルをVとすると、点A
における電圧が、 V>R3+R4+R5/R5・E ……(1) 点Bにおける電圧が R1+R2/R2・E>V>E ……(2) なる条件を同時に充足する場合に発振する。この
発振は、端子T1に信号が入力していないと、ト
ランジスタQ3がオンのままであるが、前記条件
を同時に充足する信号が端子T1に入力すること
によつて各トランジスタQ1,Q2,Q3が次の
ように動作して発振する。すなわち、Q3がオフ
→Q1がオフ→Q2がオフ→Q3がオン→Q1が
オン→Q2がオフ→Q3がオフと発振する。従つ
て、このウインドウコンパレータは、トランジス
タQ2とそのコレクタ抵抗R3が端子T1への入
力信号の低レベル側のレベル検定回路を構成し、
トランジスタQ1とそのコレクタ抵抗R1,R2が
端子T1への入力信号の高レベル側のレベル検定
回路を構成している。
は、各抵抗R1〜R8の抵抗値を各々R1,R2,R3,
R4,R5,R6,R7,R8、電源Eの電圧をE、端
子T1への入力信号のレベルをVとすると、点A
における電圧が、 V>R3+R4+R5/R5・E ……(1) 点Bにおける電圧が R1+R2/R2・E>V>E ……(2) なる条件を同時に充足する場合に発振する。この
発振は、端子T1に信号が入力していないと、ト
ランジスタQ3がオンのままであるが、前記条件
を同時に充足する信号が端子T1に入力すること
によつて各トランジスタQ1,Q2,Q3が次の
ように動作して発振する。すなわち、Q3がオフ
→Q1がオフ→Q2がオフ→Q3がオン→Q1が
オン→Q2がオフ→Q3がオフと発振する。従つ
て、このウインドウコンパレータは、トランジス
タQ2とそのコレクタ抵抗R3が端子T1への入
力信号の低レベル側のレベル検定回路を構成し、
トランジスタQ1とそのコレクタ抵抗R1,R2が
端子T1への入力信号の高レベル側のレベル検定
回路を構成している。
第1及び第2の整流装置2a,2bは、各々整
流回路を2個2a1,2a2,2b1,2b2ず
つ有している。第1の整流装置2aは、一方の整
流回路2a1の出力端子が帰還回路3aに、他方
の整流回路2a2の出力端子がたすき回路9aに
接続されている。第2の整流装置2bは、一方の
整流回路2b1の出力端子が帰還回路3bに接続
され、他方の整流回路2b2の出力端子がたすき
回路9bに接続されている。
流回路を2個2a1,2a2,2b1,2b2ず
つ有している。第1の整流装置2aは、一方の整
流回路2a1の出力端子が帰還回路3aに、他方
の整流回路2a2の出力端子がたすき回路9aに
接続されている。第2の整流装置2bは、一方の
整流回路2b1の出力端子が帰還回路3bに接続
され、他方の整流回路2b2の出力端子がたすき
回路9bに接続されている。
各整流回路2a1,2a2,2b1,2b2
は、回路の断線故障、短絡故障等が生じた場合に
出力電圧が零になるいわゆる非対称誤りの既知の
回路である。このような整流回路は、その一例を
第3図に示すように、前段のレベル検定回路の出
力がベースに入力するトランジスタ11と、1次
コイルがトランジスタ11のコレクタと電源の正
側端子に接続されたトランス12と、4個のダイ
オード15,16,17,18を用いたブリツジ
回路13と、このブリツジ回路13の出力側に設
けられた出力用の4端子コンデンサ14とを備
え、トランジスタ2の2次コイルをブリツジ回路
13の入力側に接続して構成される。
は、回路の断線故障、短絡故障等が生じた場合に
出力電圧が零になるいわゆる非対称誤りの既知の
回路である。このような整流回路は、その一例を
第3図に示すように、前段のレベル検定回路の出
力がベースに入力するトランジスタ11と、1次
コイルがトランジスタ11のコレクタと電源の正
側端子に接続されたトランス12と、4個のダイ
オード15,16,17,18を用いたブリツジ
回路13と、このブリツジ回路13の出力側に設
けられた出力用の4端子コンデンサ14とを備
え、トランジスタ2の2次コイルをブリツジ回路
13の入力側に接続して構成される。
第3図に示す整流回路は、トランジスタ11及
びトランス12のいずれが短絡故障、開路故障し
てもブリツジ回路13に交流信号が入力せず、コ
ンデンサ14及びダイオード15,16,17,
18のいずれが短絡故障、開路故障しても端子1
9の電圧が零になる。従つて、端子19を対応す
る帰還回路3a,3b又は相手側のレベル検定回
路1a,1bに接続すればよい。
びトランス12のいずれが短絡故障、開路故障し
てもブリツジ回路13に交流信号が入力せず、コ
ンデンサ14及びダイオード15,16,17,
18のいずれが短絡故障、開路故障しても端子1
9の電圧が零になる。従つて、端子19を対応す
る帰還回路3a,3b又は相手側のレベル検定回
路1a,1bに接続すればよい。
整流回路2a2,2b2の出力レベルは、相手
側のレベル検定回路1a,1bが発振する領域の
上限値を越えた値に設定されている。
側のレベル検定回路1a,1bが発振する領域の
上限値を越えた値に設定されている。
各帰還回路3a,3bは、抵抗5a,5bと2
個のダイオード6a,6b,7a,7bを直列に
接続しており、ダイオード6aと6b,7aと7
bの間をコンデンサ8a,8bを介して端子4に
接続している。抵抗5a,5bは対応するレベル
検定回路1a,1bに帰還する信号のレベルを対
応するレベル検定回路1a,1bが交流出力を発
生可能なレベルにまで減衰させる。コンデンサ8
a,8bは端子4への入力信号を交流信号として
入力するものである。ダイオード6a,6bは、
交流信号を整流回路2a1,2b1の出力レベル
にクランプするものである。ダイオード7a,7
bは端子4への入力信号がローベルになつたとき
に対応するレベル検定回路1a,1bが自己保持
できないようになることを防ぐために挿入されて
いる。
個のダイオード6a,6b,7a,7bを直列に
接続しており、ダイオード6aと6b,7aと7
bの間をコンデンサ8a,8bを介して端子4に
接続している。抵抗5a,5bは対応するレベル
検定回路1a,1bに帰還する信号のレベルを対
応するレベル検定回路1a,1bが交流出力を発
生可能なレベルにまで減衰させる。コンデンサ8
a,8bは端子4への入力信号を交流信号として
入力するものである。ダイオード6a,6bは、
交流信号を整流回路2a1,2b1の出力レベル
にクランプするものである。ダイオード7a,7
bは端子4への入力信号がローベルになつたとき
に対応するレベル検定回路1a,1bが自己保持
できないようになることを防ぐために挿入されて
いる。
なお、対応する帰還回路に接続された整流回路
2a1,2b1の出力レベルを、対応するレベル
検定回路が発振可能な領域の値に設定すれば、抵
抗5a,5bは不要である。
2a1,2b1の出力レベルを、対応するレベル
検定回路が発振可能な領域の値に設定すれば、抵
抗5a,5bは不要である。
この双安定回路において、レベル検定回路1
a,1bが発振する領域(窓)の上限値をVh、
下限値をVl、レベル検定回路1a,1bへの入
力レベルを各々Va,Vbとし、入力パルスで直接
レベル検定回路1a,1bが発振して整流回路2
a1,2a2,2b1,2b2に立上がり出力応
答が遅いために出力を生じないものとし、また整
流回路2a2,2b2の立上り応答で発振して整
流回路2a1,2b1に出力を生じるものとし
て、以下に動作を説明する。
a,1bが発振する領域(窓)の上限値をVh、
下限値をVl、レベル検定回路1a,1bへの入
力レベルを各々Va,Vbとし、入力パルスで直接
レベル検定回路1a,1bが発振して整流回路2
a1,2a2,2b1,2b2に立上がり出力応
答が遅いために出力を生じないものとし、また整
流回路2a2,2b2の立上り応答で発振して整
流回路2a1,2b1に出力を生じるものとし
て、以下に動作を説明する。
いま、レベル検定回路1aが発振し、レベル検
定回路1bが発振していないとすると、 Vh>Va>Vl Vb>Vh である。
定回路1bが発振していないとすると、 Vh>Va>Vl Vb>Vh である。
この状態で端子4に正のパルスが入力すると、
第1のレベル検定回路1aは入力信号のレベル
が、 Va>Vh となつて発振を停止する。これにより、たすき回
路9aの出力は零になり、このとき第2のレベル
検定回路1bは入力レベルが、 Vh>Vb>Vl のときを通過することにより、その間に発振して
自己保持をし、その結果第1のレベル検定回路1
bへの入力レベルが Va>Vh に保持されて、発振は反転する。
第1のレベル検定回路1aは入力信号のレベル
が、 Va>Vh となつて発振を停止する。これにより、たすき回
路9aの出力は零になり、このとき第2のレベル
検定回路1bは入力レベルが、 Vh>Vb>Vl のときを通過することにより、その間に発振して
自己保持をし、その結果第1のレベル検定回路1
bへの入力レベルが Va>Vh に保持されて、発振は反転する。
従つて、端子4に第4図イに示すトリガー信号
が入力すると、第1のレベル検定回路1aへの入
力パルスVaは第4図ロに示す信号になり、第1
の整流装置2aの出力は第4図ハに示す信号にな
り、第2のレベル検定回路1bへの入力レベル
Vbは第4図ニに示す信号になり、そして第2の
整流装置2bの出力は第4図ホに示し信号とな
る。
が入力すると、第1のレベル検定回路1aへの入
力パルスVaは第4図ロに示す信号になり、第1
の整流装置2aの出力は第4図ハに示す信号にな
り、第2のレベル検定回路1bへの入力レベル
Vbは第4図ニに示す信号になり、そして第2の
整流装置2bの出力は第4図ホに示し信号とな
る。
この双安定回路は、発振している側のレベル検
定回路に対応する整流装置の出力を発振していな
い側のレベル検定回路に、 Va>Vh Vb>Vh の条件で入力しているから、発振していない側の
レベル検定回路は発振している側のレベル検定回
路が次のパルスにより発振しなくなつたことによ
り、 Vh>Va>Vl又は Vh>Vb>Vl を通過するときに発振をするようになつており、
レベル検定回路1a,1b及び整流回路2a1,
2a2,2b1,2b2のいずれが故障しても、
故障した側の整流回路の出力が零のままであるか
ら、遅くとも次のパルスが入力することによりレ
ベル検定回路1a,1bのいずれもが発振しなく
なる。
定回路に対応する整流装置の出力を発振していな
い側のレベル検定回路に、 Va>Vh Vb>Vh の条件で入力しているから、発振していない側の
レベル検定回路は発振している側のレベル検定回
路が次のパルスにより発振しなくなつたことによ
り、 Vh>Va>Vl又は Vh>Vb>Vl を通過するときに発振をするようになつており、
レベル検定回路1a,1b及び整流回路2a1,
2a2,2b1,2b2のいずれが故障しても、
故障した側の整流回路の出力が零のままであるか
ら、遅くとも次のパルスが入力することによりレ
ベル検定回路1a,1bのいずれもが発振しなく
なる。
たすき回路9a,9bが断線したときは、2個
目のパルスが入力したことによりレベル検定回路
1a,1bのいずれもが発振をしなくなる。すな
わち、第1のレベル検定回路1aが発振している
とき、たすき回路9aが断線すると、断線時に第
2のレベル検定回路1bが発振して発振が反転
し、次の入力パルスで第2のレベル検定回路1b
が発振を停止し、第1のレベル検定回路1bが発
振する。そして、次の入力パルスにより、第2の
レベル検定回路1bの整流回路2b2に出力がな
いから、第1のレベル検定回路1aも発振を停止
する。
目のパルスが入力したことによりレベル検定回路
1a,1bのいずれもが発振をしなくなる。すな
わち、第1のレベル検定回路1aが発振している
とき、たすき回路9aが断線すると、断線時に第
2のレベル検定回路1bが発振して発振が反転
し、次の入力パルスで第2のレベル検定回路1b
が発振を停止し、第1のレベル検定回路1bが発
振する。そして、次の入力パルスにより、第2の
レベル検定回路1bの整流回路2b2に出力がな
いから、第1のレベル検定回路1aも発振を停止
する。
次に帰路回路3a,3bが故障した場合につい
て、第1のレベル検定回路1aが発振しているも
のとして説明する。
て、第1のレベル検定回路1aが発振しているも
のとして説明する。
抵抗5a等、帰還回路3aが断線すると、第1
のレベル検定回路1aは発振を停止し、これによ
り第2のレベル検定回路1bは入力レベルVbが、 Va>Vb>Vl に一時的になることにより発振する。次にパルス
が入力すると、第2のレベル検定回路1bが発振
を停止し、第1のレベル検定回路1aは、自己保
持されない。すなわち、整流回路2b2の立上り
応答が第1のレベル検定回路1aに発生する一時
的発振時間よりも長ければ(整流回路の立上り応
答を遅くするには第3図点線のようにすればよ
く、このことは公知である。)たすき回路9aに
出力を生じないから、第2のレベル検定回路1b
は発振を停止する。
のレベル検定回路1aは発振を停止し、これによ
り第2のレベル検定回路1bは入力レベルVbが、 Va>Vb>Vl に一時的になることにより発振する。次にパルス
が入力すると、第2のレベル検定回路1bが発振
を停止し、第1のレベル検定回路1aは、自己保
持されない。すなわち、整流回路2b2の立上り
応答が第1のレベル検定回路1aに発生する一時
的発振時間よりも長ければ(整流回路の立上り応
答を遅くするには第3図点線のようにすればよ
く、このことは公知である。)たすき回路9aに
出力を生じないから、第2のレベル検定回路1b
は発振を停止する。
ダイオード6a,7aとコンデンサ8a,8b
が開路故障したときは入力が入らず、ダイオード
6a,7bが短絡故障すると入力パルスが整流回
路2a1,2b1の出力にクランプされず、レベ
ルが低下して自己保持されず、いずれの場合も帰
還回路3a又は3bが断線した場合と同じにな
る。そして、コンデンサ8a又は8bが短絡する
と、トリガー信号を第2図の端子T1,T2間E
でスイツチする信号とすれば、整流回路2a1又
は2b1の出力が電源電圧E以下になつて入力レ
ベルVa又はVbが発振領域に達しないため、レベ
ル検定回路が発振しない。
が開路故障したときは入力が入らず、ダイオード
6a,7bが短絡故障すると入力パルスが整流回
路2a1,2b1の出力にクランプされず、レベ
ルが低下して自己保持されず、いずれの場合も帰
還回路3a又は3bが断線した場合と同じにな
る。そして、コンデンサ8a又は8bが短絡する
と、トリガー信号を第2図の端子T1,T2間E
でスイツチする信号とすれば、整流回路2a1又
は2b1の出力が電源電圧E以下になつて入力レ
ベルVa又はVbが発振領域に達しないため、レベ
ル検定回路が発振しない。
第4図は本発明をRSタイプのフリツプフロツ
プに適用した場合の一実施例を示す。この双安定
回路は、信号入力用の端子を別個したことを除い
ては第1図の双安定回路と同じに作られている。
プに適用した場合の一実施例を示す。この双安定
回路は、信号入力用の端子を別個したことを除い
ては第1図の双安定回路と同じに作られている。
従つて、この双安定回路は、端子4aに信号
が、 Vh>Va>Vl なる条件で入力すると、第1のレベル検定回路2
aが発振する。これにより、第1のレベル検定回
路1aは対応する整流装置2aから帰還回路3a
を介して入力する信号により自己保持され、第2
のレベル検定回路1bは整流回路2a2からの信
号により入力レベルVbが、 Vb>Vh なるため発振しない。
が、 Vh>Va>Vl なる条件で入力すると、第1のレベル検定回路2
aが発振する。これにより、第1のレベル検定回
路1aは対応する整流装置2aから帰還回路3a
を介して入力する信号により自己保持され、第2
のレベル検定回路1bは整流回路2a2からの信
号により入力レベルVbが、 Vb>Vh なるため発振しない。
次に端子4bに信号が、
Vh>Vb>Vl
なる条件で入力すると、第2のレベル検定回路1
bが発振する。これにより、第2のレベル検定回
路1bは対応する整流回路2b1から帰還回路3
bを介して入力する信号により自己保持され、第
1のレベル検定回路1aは整流回路2a2からの
信号による入力レベルVaが、 Va>Vh になるため発振しない。
bが発振する。これにより、第2のレベル検定回
路1bは対応する整流回路2b1から帰還回路3
bを介して入力する信号により自己保持され、第
1のレベル検定回路1aは整流回路2a2からの
信号による入力レベルVaが、 Va>Vh になるため発振しない。
第1図と第5図はレベル検定回路の出力側に整
流回路を個別に2つずつ設けたが、第3図点線で
示すように一個の整流回路の出力として、たとえ
ば出力Pを自己保持回路用帰還出力、出力Qをた
すき回路入力とすることもできることは明らかで
ある。
流回路を個別に2つずつ設けたが、第3図点線で
示すように一個の整流回路の出力として、たとえ
ば出力Pを自己保持回路用帰還出力、出力Qをた
すき回路入力とすることもできることは明らかで
ある。
発明の効果
以上のように本発明によれば、ウインドウコン
パレータを用いたレベル検定回路と、その出力を
整流する整流装置の対を2組用い、整流装置の出
力の一部を対応するレベル検定回路に帰還して自
己保持させるとともに相手側のレベル検定回路に
入力し、交流出力を生じているレベル検定回路に
対応する整流装置の出力の一部から他方のレベル
検定回路に入力する信号のレベルを他方のレベル
検定回路が交流出力を発生可能なレベルよりも高
いレベルに設定したから、いずれの回路が故障し
ても出力を発生しない。また、各整流装置の出力
をたすき回路を介して入力しているから、たすき
回路が故障しても、やがて出力を生じなくなる。
パレータを用いたレベル検定回路と、その出力を
整流する整流装置の対を2組用い、整流装置の出
力の一部を対応するレベル検定回路に帰還して自
己保持させるとともに相手側のレベル検定回路に
入力し、交流出力を生じているレベル検定回路に
対応する整流装置の出力の一部から他方のレベル
検定回路に入力する信号のレベルを他方のレベル
検定回路が交流出力を発生可能なレベルよりも高
いレベルに設定したから、いずれの回路が故障し
ても出力を発生しない。また、各整流装置の出力
をたすき回路を介して入力しているから、たすき
回路が故障しても、やがて出力を生じなくなる。
第1図は本発明にかかる双安定回路の一実施例
を示す図、第2図はレベル検定回路の一実施例を
示す図、第3図は整流装置の一実施例を示す図、
第4図は電気信号の一実施例を示す図、第5図は
双安定回路の他の実施例を示す図である。 1a,1b:レベル検定回路、2a,2b:整
流装置、3a,3b:帰還回路、9a,9b:た
すき回路。
を示す図、第2図はレベル検定回路の一実施例を
示す図、第3図は整流装置の一実施例を示す図、
第4図は電気信号の一実施例を示す図、第5図は
双安定回路の他の実施例を示す図である。 1a,1b:レベル検定回路、2a,2b:整
流装置、3a,3b:帰還回路、9a,9b:た
すき回路。
Claims (1)
- 【特許請求の範囲】 1 入力信号のレベルが特定の範囲内のとき交流
出力を生じる非対称誤りの第1のレベル検定回路
と、前記第1のレベル検定回路の出力を整流する
非対称誤りの第1の整流装置と、前記第1のレベ
ル検定回路が交流出力を発生可能なレベルまで前
記第1の整流装置の出力を減衰させて前記第1の
レベル検定回路を自己保持させる第1の帰還回路
と、 入力信号のレベルが特定の範囲内のとき交流出
力を生じる非対称誤りの第2のレベル検定回路
と、前記第2のレベル検定回路の出力を整流する
非対称誤りの第2の整流装置と、前記第2の整流
装置の出力を前記第2のレベル検定回路が交流出
力を発生可能なレベルまで減衰させて前記第2の
レベル検定回路を自己保持させる第2の帰還回路
と、 を備え、前記第1の整流装置の出力をたすき回路
により前記第2のレベル検定回路に入力し、前記
第2の整流装置の出力をたすき回路により前記第
1のレベル検定回路に入力し、交流出力を生じて
いるレベル検定回路に対応する整流装置から他方
のレベル検定回路に入力する信号のレベルを交流
出力を生じていない他方のレベル検定回路が交流
出力を発生可能なレベルよりも高いレベルに設定
したことを特徴とする双安定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59053772A JPS60197012A (ja) | 1984-03-21 | 1984-03-21 | 双安定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59053772A JPS60197012A (ja) | 1984-03-21 | 1984-03-21 | 双安定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60197012A JPS60197012A (ja) | 1985-10-05 |
| JPH0370936B2 true JPH0370936B2 (ja) | 1991-11-11 |
Family
ID=12952103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59053772A Granted JPS60197012A (ja) | 1984-03-21 | 1984-03-21 | 双安定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60197012A (ja) |
-
1984
- 1984-03-21 JP JP59053772A patent/JPS60197012A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60197012A (ja) | 1985-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0055816B1 (en) | Electric switch operation monitoring circuitry | |
| US3975643A (en) | Fail-safe opto-electronic phase inverting circuits | |
| CN116865208A (zh) | 欠压保护电路 | |
| JPH0370936B2 (ja) | ||
| JPH0339426B2 (ja) | ||
| JPH0585082B2 (ja) | ||
| JP2573836B2 (ja) | 転轍機出力信号極性検出回路 | |
| US4099072A (en) | Variable pulse width circuit | |
| SU1171941A1 (ru) | Полумостовой транзисторный инвертор | |
| JPH0261813B2 (ja) | ||
| JPH0793559B2 (ja) | ロ−パス・フイルタ回路 | |
| SU1695471A1 (ru) | Преобразователь посто нного напр жени | |
| JPH0210676B2 (ja) | ||
| JPH0323803Y2 (ja) | ||
| JPH0412049B2 (ja) | ||
| KR910003031Y1 (ko) | 리세트회로 | |
| SU1707611A1 (ru) | Преобразователь посто нного напр жени | |
| SU1261129A1 (ru) | Входное телеграфное устройство | |
| JPH01194796A (ja) | コントローラの入力回路 | |
| JPH052948B2 (ja) | ||
| JPS62104310A (ja) | オン.デイレ−回路 | |
| JPH023329B2 (ja) | ||
| SU1422325A2 (ru) | Стабилизирующий преобразователь посто нного напр жени | |
| KR900007411B1 (ko) | 고전압발생장치의 제어회로 | |
| JP2910207B2 (ja) | 電源装置 |