JPH023329B2 - - Google Patents
Info
- Publication number
- JPH023329B2 JPH023329B2 JP59242428A JP24242884A JPH023329B2 JP H023329 B2 JPH023329 B2 JP H023329B2 JP 59242428 A JP59242428 A JP 59242428A JP 24242884 A JP24242884 A JP 24242884A JP H023329 B2 JPH023329 B2 JP H023329B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- output
- circuit
- osc
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0002—Multistate logic
Landscapes
- Logic Circuits (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
Description
〔産業上の利用分野〕
本発明は、三状態の論理値を示す入力信号に応
じ、所定の論理条件にしたがつた出力信号を送出
する三値論理回路に関するものである。 〔従来の技術〕 かかる論理回路としては、一般に半導体素子に
より構成したものが使用されており、集積回路化
したものも市販されているが、高信頼性かつフエ
ールセーフ性を要求される交通用信号機の制御装
置等に用いる場合には、論理回路自体の障害時に
出力信号が必ず特定状態となることを必要とする
ため、従来は、この条件を満足する論理素子とし
てはリレーのほかに該当するものが存在していな
い。 〔発明が解決しようとする問題点〕 しかし、リレーは、励磁巻線へ与える入力信号
の回路と、接点を介する出力信号の回路とが電気
的に分離されており、回路設計上の自由度が増大
する特徴を備える反面、高信頼性のものは大形か
つ大重量になると共に、低電力動作とすることが
困難であり、装置の小形，軽量化および低消費電
力化を阻害する大きな要因となる問題を生じてい
る。 〔問題点を解決するための手段〕 前述の問題を解決するため、本発明はつぎの手
段により構成するものとなつている。 すなわち、三状態の論理値は、一般に正極性お
よび負極性の信号、ならびに、零の信号により示
されることに鑑み、論理条件に応じた数の入力端
子と、この入力端子に対し並列として接続され互
に逆方向の通電に応じて発光する第１および第２
の発光素子と、これら各発光素子と各個に対応し
て設けられ対応する発光素子の発光に応じて起電
力を生ずる第１および第２の光発電素子と、これ
ら各光発電素子と論理条件に応じて各々が接続さ
れ光発電素子の起電力により発振を行なう複数の
発振器とを少なくとも備えると共に、正極性およ
び負極性の両出力に対応して設けた第１および第
２の変成器と、論理条件に応じて定める各発振器
の出力を各変成器を介して正極性および負極性の
出力として送出する各変成器毎に設けた検波素子
とを備えたものである。 〔作用〕 したがつて、入力端子へ正または負極性の入力
信号が与えられれば、これに応じて第１または第
２の発光素子が発光し、これと対応する第１また
は第２の光発電素子が起電力を生じ、これらと論
理条件に応じて接続された発振器が発振出力を生
ずるため、この出力を論理条件に応じて定める変
成器を介して検波素子により直流へ変換し、正ま
たは負極性の出力として送出するものとなり、入
力信号の正・負に応じたかつ論理条件に応じた極
性の出力信号が得られると共に、入力信号が零の
ときは、いずれの発電素子も起電力を生ぜず、こ
れにしたがつて発振出力も零となるため、論理条
件に応じて出力信号を零とすることができるもの
となる。 また、入力側は光結合、出力側は変成器結合と
なつているため、入，出力間は電気的に分離され
ていると共に、出力側と内部回路とは直流的に分
離されており、回路設計上の自由度がリレーと同
等なものとなる。 〔実施例〕 以下、実施例を示す図によつて本発明の詳細を
説明する。 第２図は、バツフア回路のシンボルであり、こ
れの入力信号（以下、Si）と出力信号（以下、
So）との三状態論理値を“＋１”，“０”，“−１”
としたとき、SiとSoとの論理関数表は次表のも
のとなつている。
じ、所定の論理条件にしたがつた出力信号を送出
する三値論理回路に関するものである。 〔従来の技術〕 かかる論理回路としては、一般に半導体素子に
より構成したものが使用されており、集積回路化
したものも市販されているが、高信頼性かつフエ
ールセーフ性を要求される交通用信号機の制御装
置等に用いる場合には、論理回路自体の障害時に
出力信号が必ず特定状態となることを必要とする
ため、従来は、この条件を満足する論理素子とし
てはリレーのほかに該当するものが存在していな
い。 〔発明が解決しようとする問題点〕 しかし、リレーは、励磁巻線へ与える入力信号
の回路と、接点を介する出力信号の回路とが電気
的に分離されており、回路設計上の自由度が増大
する特徴を備える反面、高信頼性のものは大形か
つ大重量になると共に、低電力動作とすることが
困難であり、装置の小形，軽量化および低消費電
力化を阻害する大きな要因となる問題を生じてい
る。 〔問題点を解決するための手段〕 前述の問題を解決するため、本発明はつぎの手
段により構成するものとなつている。 すなわち、三状態の論理値は、一般に正極性お
よび負極性の信号、ならびに、零の信号により示
されることに鑑み、論理条件に応じた数の入力端
子と、この入力端子に対し並列として接続され互
に逆方向の通電に応じて発光する第１および第２
の発光素子と、これら各発光素子と各個に対応し
て設けられ対応する発光素子の発光に応じて起電
力を生ずる第１および第２の光発電素子と、これ
ら各光発電素子と論理条件に応じて各々が接続さ
れ光発電素子の起電力により発振を行なう複数の
発振器とを少なくとも備えると共に、正極性およ
び負極性の両出力に対応して設けた第１および第
２の変成器と、論理条件に応じて定める各発振器
の出力を各変成器を介して正極性および負極性の
出力として送出する各変成器毎に設けた検波素子
とを備えたものである。 〔作用〕 したがつて、入力端子へ正または負極性の入力
信号が与えられれば、これに応じて第１または第
２の発光素子が発光し、これと対応する第１また
は第２の光発電素子が起電力を生じ、これらと論
理条件に応じて接続された発振器が発振出力を生
ずるため、この出力を論理条件に応じて定める変
成器を介して検波素子により直流へ変換し、正ま
たは負極性の出力として送出するものとなり、入
力信号の正・負に応じたかつ論理条件に応じた極
性の出力信号が得られると共に、入力信号が零の
ときは、いずれの発電素子も起電力を生ぜず、こ
れにしたがつて発振出力も零となるため、論理条
件に応じて出力信号を零とすることができるもの
となる。 また、入力側は光結合、出力側は変成器結合と
なつているため、入，出力間は電気的に分離され
ていると共に、出力側と内部回路とは直流的に分
離されており、回路設計上の自由度がリレーと同
等なものとなる。 〔実施例〕 以下、実施例を示す図によつて本発明の詳細を
説明する。 第２図は、バツフア回路のシンボルであり、こ
れの入力信号（以下、Si）と出力信号（以下、
So）との三状態論理値を“＋１”，“０”，“−１”
としたとき、SiとSoとの論理関数表は次表のも
のとなつている。
【表】
したがつて、第１表の関係を第２図における各
部の波形として示せば、第３図のとおりになる。 第１図は、以上の論理条件に基づくバツフア回
路の回路図であり、この場合は、論理条件が単一
入力のため、入力端子はＡおよび共通側のG1の
みが設けられ、これに対し並列として第１および
第２の発光ダイオードD11，D12が発光素子とし
て互に逆極性の方向により接続されていると共
に、これらと対応して第１および第２の光電池
D21，D22が光発電素子として設けてあり、これ
らの各出力は、論理条件に応じて発振器OSC1，
OSC2の電源端子Vccへ各個に接続されており、
各発振器OSC1，OSC2の各出力は、増幅器A1，
A2により各個に増幅されたうえ、正極性出力用
の変成器T1および負極性出力用の変成器T2を介
し、変成器T1，T2毎に設けた検波素子としての
ダイオードD31，D32により検波され、コンデン
サC0により平滑化されたうえ、出力端子Ｆおよ
びG2へ直流として送出されるものとなつている。 第４図は、発振器OSC1，OSC2の回路図であ
り、トランジスタQ1、抵抗器R1〜R6、およびコ
ンデンサC1〜C4により、移相形のCR発振回路を
構成しており、電源端子Vccおよび共通端子Ｇへ
光電池D21またはD22の出力を与えれば、これの
起電力を電源として発振を行ない、正弦波状かつ
所定周波数の発振出力Sを送出するものとなつて
いる。 このため、第３図に示す期間01では、Si(a)が
“＋１”となり、入力端子Ａへ正極性が印加され
て発光ダイオードD11へ通電し、これの発光に応
じて対応する光電池D21が起電力を生じ、これに
よつて発振器OSC1が発振を行なうものとなり、
これの出力が増幅器A1により増幅されてから、
変成器T1を介しダイオードD31により検波され、
出力端子Ｆを正極性とする“＋１”のSo(b)とし
て送出される。 また、第３図の期間02では、Si(a)が“０”であ
り、発光ダイオードD11，D12のいずれにも通電
せず、発光状態とならないため、発振器OSC1，
OSC2が共に発振せず、So(b)は“０”となる。 以上に対し、期間03では、Si(a)が“−１”とな
り、入力端子Ａへ負極性が印加され、期間01とは
逆方向の通電により発光ダイオードD12が発光
し、光電池D22が起電力を生じて発振器OSC2によ
り発振がなされ、増幅器A2および変成器T2を介
した発振出力をダイオードD32が検波するものと
なり、出力端子Ｆを負極性とするSo(b)が送出さ
れる。 したがつて、第１図の構成により第１表の論理
条件が実現し、これをバツフア回路として使用す
ることができる。 第５図は、インバータまたはノツト回路と称さ
れるもののシンボルであり、これのSiとSOとの
論理関数表は次表のとおりとなつている。
部の波形として示せば、第３図のとおりになる。 第１図は、以上の論理条件に基づくバツフア回
路の回路図であり、この場合は、論理条件が単一
入力のため、入力端子はＡおよび共通側のG1の
みが設けられ、これに対し並列として第１および
第２の発光ダイオードD11，D12が発光素子とし
て互に逆極性の方向により接続されていると共
に、これらと対応して第１および第２の光電池
D21，D22が光発電素子として設けてあり、これ
らの各出力は、論理条件に応じて発振器OSC1，
OSC2の電源端子Vccへ各個に接続されており、
各発振器OSC1，OSC2の各出力は、増幅器A1，
A2により各個に増幅されたうえ、正極性出力用
の変成器T1および負極性出力用の変成器T2を介
し、変成器T1，T2毎に設けた検波素子としての
ダイオードD31，D32により検波され、コンデン
サC0により平滑化されたうえ、出力端子Ｆおよ
びG2へ直流として送出されるものとなつている。 第４図は、発振器OSC1，OSC2の回路図であ
り、トランジスタQ1、抵抗器R1〜R6、およびコ
ンデンサC1〜C4により、移相形のCR発振回路を
構成しており、電源端子Vccおよび共通端子Ｇへ
光電池D21またはD22の出力を与えれば、これの
起電力を電源として発振を行ない、正弦波状かつ
所定周波数の発振出力Sを送出するものとなつて
いる。 このため、第３図に示す期間01では、Si(a)が
“＋１”となり、入力端子Ａへ正極性が印加され
て発光ダイオードD11へ通電し、これの発光に応
じて対応する光電池D21が起電力を生じ、これに
よつて発振器OSC1が発振を行なうものとなり、
これの出力が増幅器A1により増幅されてから、
変成器T1を介しダイオードD31により検波され、
出力端子Ｆを正極性とする“＋１”のSo(b)とし
て送出される。 また、第３図の期間02では、Si(a)が“０”であ
り、発光ダイオードD11，D12のいずれにも通電
せず、発光状態とならないため、発振器OSC1，
OSC2が共に発振せず、So(b)は“０”となる。 以上に対し、期間03では、Si(a)が“−１”とな
り、入力端子Ａへ負極性が印加され、期間01とは
逆方向の通電により発光ダイオードD12が発光
し、光電池D22が起電力を生じて発振器OSC2によ
り発振がなされ、増幅器A2および変成器T2を介
した発振出力をダイオードD32が検波するものと
なり、出力端子Ｆを負極性とするSo(b)が送出さ
れる。 したがつて、第１図の構成により第１表の論理
条件が実現し、これをバツフア回路として使用す
ることができる。 第５図は、インバータまたはノツト回路と称さ
れるもののシンボルであり、これのSiとSOとの
論理関数表は次表のとおりとなつている。
【表】
したがつて、第２表の関係を第３図と同様に示
せば、第６図のものとなる。 第７図は、前述の論理条件に基づくインバータ
回路の回路図であり、第１図に対し、変成器T1
のダイオードD41と、変成器T2のダイオードD42
とが逆極性となつているほかは、第１図と同様で
ある。 このため、第６図の期間01においてSi(a)が“＋
１”となれば、発振器OSC1の出力がダイオード
D41により検波され、出力端子Ｆを負極性とする
So(b)として送出されるものとなり、期間02では
Si(a)が“０”のため、So(b)も“０”となり、期
間03においては、Si(a)が“−１”となるのに応
じ、発振器OSC2の出力がダイオードD42により検
波され、出力端子Ｆを正極性とするSo(b)として
送出されるものとなる。 したがつて、第７図の構成により第２表の論理
条件が実現し、これをインバータまたはノツト回
路として用いることができる。 第８図はAND回路のシンボルであり、これの
Si1およびSi2とSoとの論理関数表は次表に示すも
のとして定められる。
せば、第６図のものとなる。 第７図は、前述の論理条件に基づくインバータ
回路の回路図であり、第１図に対し、変成器T1
のダイオードD41と、変成器T2のダイオードD42
とが逆極性となつているほかは、第１図と同様で
ある。 このため、第６図の期間01においてSi(a)が“＋
１”となれば、発振器OSC1の出力がダイオード
D41により検波され、出力端子Ｆを負極性とする
So(b)として送出されるものとなり、期間02では
Si(a)が“０”のため、So(b)も“０”となり、期
間03においては、Si(a)が“−１”となるのに応
じ、発振器OSC2の出力がダイオードD42により検
波され、出力端子Ｆを正極性とするSo(b)として
送出されるものとなる。 したがつて、第７図の構成により第２表の論理
条件が実現し、これをインバータまたはノツト回
路として用いることができる。 第８図はAND回路のシンボルであり、これの
Si1およびSi2とSoとの論理関数表は次表に示すも
のとして定められる。
【表】
【表】
したがつて、第３表の関係を第３図と同様に示
せば、第９図のとおりになる。 第１０図は、前述の論理条件に基づくAND回
路の回路図であり、この場合は、論理条件に応じ
て入力端子Ａ，ＢおよびG1が設けられ、入力端
子Ａ，Ｂの各々と同端子G1との間へ、各個にか
つ互に逆極性とした発光ダイオードD11〜D14が
各２個づつ並列に接続されていると共に、これら
と対応して光電池D21〜D24が設けてある一方、
二つの電源端子Vcc1，Vcc2を備える発振器
OSC11〜OSC14が設けてあり、光電池D21〜D24の
各出力と発振器OSC11〜OSC14の電源端子Vcc1，
Vcc2との間は、論理条件にしたがつて各々が接
続されている。 また、発振器OSC11の出力は、増幅器A1によ
り増幅されたうえ、変成器T1を介しダイオード
D31により検波され、出力端子Ｆから正極性のSo
として送出されるのは第１図と同様であるが、発
振器OSC12〜OSC14の各出力は、抵抗器R11〜R13
による混合回路を経てから増幅器A2へ与えられ、
ここにおいて増幅された後、変成器T2を介しダ
イオードD32により検波され、出力端子Ｆから負
極性のSoとして送出されるものになつている。 第１１図は、発振器OSC11〜OSC14の回路図で
あり、トランジスタQ11，Q12、抵抗器R21〜R24、
およびコンデンサC21，C22により自走マルチバイ
ブレータが構成されており、共通端子Ｇを基準と
して電源端子Vcc1，Vcc2の双方へ電源が与えら
れたときにのみ発振を行ない、パルス状かつ所定
周波数の発振出力Pを送出するものとなつてい
る。 このため、第１０図においては、第９図の期間
01ではSi1(a)、Si2(b)の双方が“−１”となり、入
力端子Ａ，Ｂが共に負極性となるため、発光ダイ
オードD12およびD14へ通電し、これの発光に応
じて光電池D22およびD24が起電力を生じ、これ
らの出力が与えられる発振器OSC13のみが発振を
行なうものとなり、出力端子Ｆを負極性とする
So(c)が送出される。 また期間03においては、Si1(a)が“＋１”、Si2
(b)が“−１”となり、発光ダイオードD11および
D14が発光し、これに応じて発振器OSC12のみが
発振を行なうため、前述と同じく負極性のSo(c)
が送出される。 ついで、期間07では、Si1(a)が“−１”、Si2(b)
が“＋１”となり、発光ダイオードD12および
D13が発光し、これにしたがつて発振器OSC14の
みが発振を行なうものとなり、前述と同じく負極
性の“−１”がSo(c)として送出される。 以上に対し、期間09においては、Si1(a)、Si2(b)
が共に“＋１”となり、発光ダイオードD11およ
びD13が発光し、これに応じて発振器OSC11が発
振するため、正極性の“＋１”がSo(c)として送
出される。 なお、他の期間02，04〜06、08では、発光ダイ
オードD11〜D14中のいずれか２個が発光しても、
これらと対応する光電池の出力は、いずれの発振
器にも同時に与えられず、発振器OSC11〜OSC14
のすべてが発振を行なわないため、So(c)が常に
“０”となる。 したがつて、第１０図の構成により第３表の論
理条件が実現し、これをAND回路として用いる
ことができる。 第１２図は、OR回路のシンボルであり、これ
のSi1およびSi2とSoとの論理関数表は、次表に示
すとおりに定められる。
せば、第９図のとおりになる。 第１０図は、前述の論理条件に基づくAND回
路の回路図であり、この場合は、論理条件に応じ
て入力端子Ａ，ＢおよびG1が設けられ、入力端
子Ａ，Ｂの各々と同端子G1との間へ、各個にか
つ互に逆極性とした発光ダイオードD11〜D14が
各２個づつ並列に接続されていると共に、これら
と対応して光電池D21〜D24が設けてある一方、
二つの電源端子Vcc1，Vcc2を備える発振器
OSC11〜OSC14が設けてあり、光電池D21〜D24の
各出力と発振器OSC11〜OSC14の電源端子Vcc1，
Vcc2との間は、論理条件にしたがつて各々が接
続されている。 また、発振器OSC11の出力は、増幅器A1によ
り増幅されたうえ、変成器T1を介しダイオード
D31により検波され、出力端子Ｆから正極性のSo
として送出されるのは第１図と同様であるが、発
振器OSC12〜OSC14の各出力は、抵抗器R11〜R13
による混合回路を経てから増幅器A2へ与えられ、
ここにおいて増幅された後、変成器T2を介しダ
イオードD32により検波され、出力端子Ｆから負
極性のSoとして送出されるものになつている。 第１１図は、発振器OSC11〜OSC14の回路図で
あり、トランジスタQ11，Q12、抵抗器R21〜R24、
およびコンデンサC21，C22により自走マルチバイ
ブレータが構成されており、共通端子Ｇを基準と
して電源端子Vcc1，Vcc2の双方へ電源が与えら
れたときにのみ発振を行ない、パルス状かつ所定
周波数の発振出力Pを送出するものとなつてい
る。 このため、第１０図においては、第９図の期間
01ではSi1(a)、Si2(b)の双方が“−１”となり、入
力端子Ａ，Ｂが共に負極性となるため、発光ダイ
オードD12およびD14へ通電し、これの発光に応
じて光電池D22およびD24が起電力を生じ、これ
らの出力が与えられる発振器OSC13のみが発振を
行なうものとなり、出力端子Ｆを負極性とする
So(c)が送出される。 また期間03においては、Si1(a)が“＋１”、Si2
(b)が“−１”となり、発光ダイオードD11および
D14が発光し、これに応じて発振器OSC12のみが
発振を行なうため、前述と同じく負極性のSo(c)
が送出される。 ついで、期間07では、Si1(a)が“−１”、Si2(b)
が“＋１”となり、発光ダイオードD12および
D13が発光し、これにしたがつて発振器OSC14の
みが発振を行なうものとなり、前述と同じく負極
性の“−１”がSo(c)として送出される。 以上に対し、期間09においては、Si1(a)、Si2(b)
が共に“＋１”となり、発光ダイオードD11およ
びD13が発光し、これに応じて発振器OSC11が発
振するため、正極性の“＋１”がSo(c)として送
出される。 なお、他の期間02，04〜06、08では、発光ダイ
オードD11〜D14中のいずれか２個が発光しても、
これらと対応する光電池の出力は、いずれの発振
器にも同時に与えられず、発振器OSC11〜OSC14
のすべてが発振を行なわないため、So(c)が常に
“０”となる。 したがつて、第１０図の構成により第３表の論
理条件が実現し、これをAND回路として用いる
ことができる。 第１２図は、OR回路のシンボルであり、これ
のSi1およびSi2とSoとの論理関数表は、次表に示
すとおりに定められる。
以上の説明により明らかなとおり本発明によれ
ば、フエールセーフ性を有すると共に低消費電力
のリレーと同等の機能を備える三値論理回路が実
現し、特にフエールセーフ性を要求される各種の
制御装置等において顕著な効果が得られる。
ば、フエールセーフ性を有すると共に低消費電力
のリレーと同等の機能を備える三値論理回路が実
現し、特にフエールセーフ性を要求される各種の
制御装置等において顕著な効果が得られる。
図は本発明の実施例を示し、第１図はバツフア
回路の回路図、第２図は同回路のシンボルを示す
図、第３図は第２図における各部の波形を示す
図、第４図は第１図における発振器の回路図、第
５図はインバータ回路のシンボルを示す図、第６
図は第５図における第３図と同様の図、第７図は
同回路の回路図、第８図はAND回路のシンボル
を示す図、第９図は第８図における第３図と同様
の図、第１０図は同回路の回路図、第１１図は第
１０図における発振器の回路図、第１２図はOR
回路のシンボルを示す図、第１３図は第１２図に
おける第３図と同様の図、第１４図は同回路の回
路図である。 Ａ，Ｂ，G1……入力端子、Ｆ，G2……出力端
子、D11〜D14，D51〜D54……発光ダイオード
（発光素子）、D21〜D24……光電池（光発電素
子）、OSC1〜OSC4，OSC11〜OSC14……発振器、
T1，T2……変成器、D31，D32，D41，D42……ダ
イオード（検波素子）。
回路の回路図、第２図は同回路のシンボルを示す
図、第３図は第２図における各部の波形を示す
図、第４図は第１図における発振器の回路図、第
５図はインバータ回路のシンボルを示す図、第６
図は第５図における第３図と同様の図、第７図は
同回路の回路図、第８図はAND回路のシンボル
を示す図、第９図は第８図における第３図と同様
の図、第１０図は同回路の回路図、第１１図は第
１０図における発振器の回路図、第１２図はOR
回路のシンボルを示す図、第１３図は第１２図に
おける第３図と同様の図、第１４図は同回路の回
路図である。 Ａ，Ｂ，G1……入力端子、Ｆ，G2……出力端
子、D11〜D14，D51〜D54……発光ダイオード
（発光素子）、D21〜D24……光電池（光発電素
子）、OSC1〜OSC4，OSC11〜OSC14……発振器、
T1，T2……変成器、D31，D32，D41，D42……ダ
イオード（検波素子）。
Claims (1)
- １ 論理条件に応じた数の入力端子と、該入力端
子に対し並列として接続され互に逆方向の通電に
応じて発行する第１および第２の発光素子と、該
各発光素子と各個に対応して設けられ対応する前
記発光素子の発光に応じて起電力を生ずる第１お
よび第２の光発電素子と、該各光発電素子と前記
論理条件に応じて各々が接続され前記光発電素子
の起電力により発振を行なう複数の発振器とを少
なくとも備えると共に、正極性および負極性の両
出力と対応して設けた第１および第２の変成器
と、前記論理条件に応じて定める前記各発振器の
出力を前記各変成器を介して前記正極性および負
極性の出力として送出する前記各変成器毎に設け
た検波素子とを備えたことを特徴とする三値論理
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59242428A JPS61121613A (ja) | 1984-11-19 | 1984-11-19 | 三値論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59242428A JPS61121613A (ja) | 1984-11-19 | 1984-11-19 | 三値論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61121613A JPS61121613A (ja) | 1986-06-09 |
| JPH023329B2 true JPH023329B2 (ja) | 1990-01-23 |
Family
ID=17088955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59242428A Granted JPS61121613A (ja) | 1984-11-19 | 1984-11-19 | 三値論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61121613A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07257635A (ja) * | 1994-03-24 | 1995-10-09 | Michio Mochizuki | 容器運搬器 |
-
1984
- 1984-11-19 JP JP59242428A patent/JPS61121613A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07257635A (ja) * | 1994-03-24 | 1995-10-09 | Michio Mochizuki | 容器運搬器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61121613A (ja) | 1986-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0414452B2 (ja) | ||
| JPH023329B2 (ja) | ||
| US3089077A (en) | Transistor converters | |
| JPH0115173B2 (ja) | ||
| JP4562228B2 (ja) | トランスデューサ装置 | |
| GB815668A (en) | Improvements in or relating to inverter circuits employing transistors | |
| JP2757478B2 (ja) | クロック回路 | |
| JPS5933112Y2 (ja) | 火災感知器の発音回路 | |
| JPH06350424A (ja) | 無接点スイッチ回路 | |
| JPH0766629A (ja) | フェールセーフ検波回路 | |
| JPH011420A (ja) | 過電流保護回路 | |
| KR890003501B1 (ko) | 캐리어 제너레이터를 이용한 실리콘 제어정류기의 게이트 구동회로 | |
| JPH04128090U (ja) | 自励型オン−オフコンバータ | |
| JPS6017954Y2 (ja) | 発振回路 | |
| JPH0656952B2 (ja) | カウンタ | |
| JPS61285081A (ja) | インバ−タ回路 | |
| JP2003143853A (ja) | クロック発振回路およびそれを備えたスイッチングレギュレータ | |
| JPH06252730A (ja) | トライアックの駆動回路 | |
| JPS62272878A (ja) | トランジスタ変換器のア−ム短絡防止回路 | |
| JPS5952580B2 (ja) | 電子スイッチ | |
| JPH0793559B2 (ja) | ロ−パス・フイルタ回路 | |
| JPS60219811A (ja) | 論理積回路 | |
| JPS59134393U (ja) | 高周波誘導加熱装置 | |
| JPS6046771A (ja) | 電力変換装置 | |
| JPS60104776U (ja) | 減電圧アラ−ム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |