JPH0371232A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH0371232A JPH0371232A JP1208158A JP20815889A JPH0371232A JP H0371232 A JPH0371232 A JP H0371232A JP 1208158 A JP1208158 A JP 1208158A JP 20815889 A JP20815889 A JP 20815889A JP H0371232 A JPH0371232 A JP H0371232A
- Authority
- JP
- Japan
- Prior art keywords
- address
- program
- mask rom
- prom
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002407 reforming Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 14
- 230000002950 deficient Effects 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は電子機器に関する。
(ロ)従来の技術
逗子、マイクロコンピュータを用いた機器は、益々高性
能化が要求されると共に開発期間の短縮、コストの低減
が求められている。たとえば、ワードプロセッサ等にお
いては、そのプログラムがI Mbyteを超えるもの
を数ケ月で開発しなければならないことも稀ではない。
能化が要求されると共に開発期間の短縮、コストの低減
が求められている。たとえば、ワードプロセッサ等にお
いては、そのプログラムがI Mbyteを超えるもの
を数ケ月で開発しなければならないことも稀ではない。
この様なプログラムの格納には通常半導体RO〜1が採
用されている(例えば特開平1−163854号公報参
照)。なかでも、低コストであることから上記半導体R
OMとしてはマスクROMが広く用いられている。斯る
マスクROMI!EPROM、EEPROMの様に書替
可能なF ROMと比較してコスト的に安価であるばか
りではなく、実装面積の点からも数段有利である。
用されている(例えば特開平1−163854号公報参
照)。なかでも、低コストであることから上記半導体R
OMとしてはマスクROMが広く用いられている。斯る
マスクROMI!EPROM、EEPROMの様に書替
可能なF ROMと比較してコスト的に安価であるばか
りではなく、実装面積の点からも数段有利である。
(ハ)発明が解決しようとする課題
然るに、マスクROMは、その製造上の制約からプログ
ラムが完成してからマスクROM化するまでに1〜2ケ
月必要である。また、マスクROMは一度作ってしまう
と、格納プログラムの変更は不可能である。
ラムが完成してからマスクROM化するまでに1〜2ケ
月必要である。また、マスクROMは一度作ってしまう
と、格納プログラムの変更は不可能である。
従って、マスクROMの完成後、万一格納プログラムに
欠陥が発見された場合、最初に作られたマスクROMは
全て破棄しなければならないと共に再度作り直すために
1〜2ケ月必要となり、コスト高となる。
欠陥が発見された場合、最初に作られたマスクROMは
全て破棄しなければならないと共に再度作り直すために
1〜2ケ月必要となり、コスト高となる。
(ニ)課題を解決するための手段
本発明は斯る点に鑑みてなされたものでその構成的特徴
は、ROMに格納されたプログラムに基づいて制御を行
なう電子機器あって、上記ROMは、書替不可能なマス
クROMと書替可能なPROMとからなると共に、上記
マスクROMの所定領域を示すアドレスが入力されると
斯るアドレスをL記PROM中の予め定められた領域を
示すアドレスに変換するメモリ制御手段を備えたことに
ある。
は、ROMに格納されたプログラムに基づいて制御を行
なう電子機器あって、上記ROMは、書替不可能なマス
クROMと書替可能なPROMとからなると共に、上記
マスクROMの所定領域を示すアドレスが入力されると
斯るアドレスをL記PROM中の予め定められた領域を
示すアドレスに変換するメモリ制御手段を備えたことに
ある。
(ホ)作用
斯る構成によれば、既に完成されたマスクROM中のプ
ログラムに欠陥があった際でも、PROMに斯る欠陥を
修正するためのプログラムを格納し、かつ上記欠陥プロ
グラム部がアクセスされると、これに換ってPROM中
の修正プログラムを読出すことができる。
ログラムに欠陥があった際でも、PROMに斯る欠陥を
修正するためのプログラムを格納し、かつ上記欠陥プロ
グラム部がアクセスされると、これに換ってPROM中
の修正プログラムを読出すことができる。
(へ)実施例
第1図は本発明の実施例を示すブロック図である。
図中、(1)は例えばマイクロコンピュータからなる主
制御部であり、該主制御部はバス(2〉(尚、斯るバス
(2)はデータバス、アドレスバス、コントロールバス
を含む)を介して接続された後述する各部の制御を司る
。
制御部であり、該主制御部はバス(2〉(尚、斯るバス
(2)はデータバス、アドレスバス、コントロールバス
を含む)を介して接続された後述する各部の制御を司る
。
(3)はマスクROMであり、該マスクROM中のoo
oo番地〜04FF番地には装置に対するイニシャルプ
ログラムが格納され、また、0500番地〜4 FFF
番地には制御プログラムが格納されている。(4)は例
えばE P ROMからなるPROMであり、該PRO
Mの5000番地〜5499番地には後述するメモリ制
御回路をイニシャルするためのプログラムが格納される
。また、5500番地以降にはマスクROM(3)中の
制御プログラムに欠陥がある際に、斯る欠陥部分に対す
る修正プログラムが格納される。
oo番地〜04FF番地には装置に対するイニシャルプ
ログラムが格納され、また、0500番地〜4 FFF
番地には制御プログラムが格納されている。(4)は例
えばE P ROMからなるPROMであり、該PRO
Mの5000番地〜5499番地には後述するメモリ制
御回路をイニシャルするためのプログラムが格納される
。また、5500番地以降にはマスクROM(3)中の
制御プログラムに欠陥がある際に、斯る欠陥部分に対す
る修正プログラムが格納される。
(5)はメモリ制御回路であり、その具体的構成は第2
図に示すとおりである。
図に示すとおりである。
第2図中、(51)は主制御部(1)の制御の下で以下
の各部を制御するコントローラである。 (52)は欠
陥範囲レジスタであり、該レジスタにはマスクROM(
3)に格納されている制御プログラム中における欠陥部
分(欠陥プログラム)のスタートアドレス及びエンドア
ドレスが格納される。(53)は修正アドレスレジスタ
であり、該レジスタには上記マスクROM(3)中の欠
陥プログラムに替わる修正プログラムが格納されている
PROM(4)中のスタートアドレスガ格納される。(
54)は比較部であり、該比較部はバス(2)を介して
主制御部(1)よりコントローラ(51)に送られてく
るアドレスが欠陥範囲レジスタ(52〉中のアドレス範
囲に含まれるか否か、即ち、スタートアドレス≦アドレ
ス≦エンドアドレスであるか否かを判定し、その結果を
出力する。(55)はアドレス変換部であり、該変換部
は比較部(54)からの出力に基づいて主制御部(1)
から送られてきたアドレス(以下、現アドレスと称す)
を変換する。
の各部を制御するコントローラである。 (52)は欠
陥範囲レジスタであり、該レジスタにはマスクROM(
3)に格納されている制御プログラム中における欠陥部
分(欠陥プログラム)のスタートアドレス及びエンドア
ドレスが格納される。(53)は修正アドレスレジスタ
であり、該レジスタには上記マスクROM(3)中の欠
陥プログラムに替わる修正プログラムが格納されている
PROM(4)中のスタートアドレスガ格納される。(
54)は比較部であり、該比較部はバス(2)を介して
主制御部(1)よりコントローラ(51)に送られてく
るアドレスが欠陥範囲レジスタ(52〉中のアドレス範
囲に含まれるか否か、即ち、スタートアドレス≦アドレ
ス≦エンドアドレスであるか否かを判定し、その結果を
出力する。(55)はアドレス変換部であり、該変換部
は比較部(54)からの出力に基づいて主制御部(1)
から送られてきたアドレス(以下、現アドレスと称す)
を変換する。
具体的には、
(i) 比較部(54)より現アドレスが上記アドレ
ス範囲外である旨の出力があった時 この時には、アドレス変換部(55)は現アドレスをそ
のままコントローラ(51)を介して主制御部(1)に
送り返す。
ス範囲外である旨の出力があった時 この時には、アドレス変換部(55)は現アドレスをそ
のままコントローラ(51)を介して主制御部(1)に
送り返す。
(ii) 比較部(54)より現アドレスが上記アド
レス範囲内である旨の出力があった時 この時には、アドレス変換部(55)は、現アドレス欠
陥範囲レジスタ(52)に格納されているスタートアド
レス(以下、欠陥スタートアドレスと称す)及び修正ア
ドレスレジスタ(53)に格納されているスタートアド
レス(以下、修正スタートアドレスと称す)に基づいて
新しいアドレス(以下、新アト“レスと称す)を求める
。具体的には以下の式により求める。
レス範囲内である旨の出力があった時 この時には、アドレス変換部(55)は、現アドレス欠
陥範囲レジスタ(52)に格納されているスタートアド
レス(以下、欠陥スタートアドレスと称す)及び修正ア
ドレスレジスタ(53)に格納されているスタートアド
レス(以下、修正スタートアドレスと称す)に基づいて
新しいアドレス(以下、新アト“レスと称す)を求める
。具体的には以下の式により求める。
(新アドレス)=(現アドレス)−(欠陥スタートアド
レス)+(修正スタート アドレス) (1) 斯る新アドレスはコントローラ(51)を介して主制御
部(1)に送られる。
レス)+(修正スタート アドレス) (1) 斯る新アドレスはコントローラ(51)を介して主制御
部(1)に送られる。
次に本実施例の動作について説明する。
まず、主制御部(1)は電源投入に応答して、マスクR
O〜1(3)中のイニシャルプログラムを実行する。具
体的には、装置のイニシャライズを行なうと共にPRO
M(4)の装着の有無を判定する。
O〜1(3)中のイニシャルプログラムを実行する。具
体的には、装置のイニシャライズを行なうと共にPRO
M(4)の装着の有無を判定する。
斯る判定は、PROM(4)の先頭アドレスの内容を読
出し、その時所定の命令(例えばジャンプ命令)が読出
されるとPROM(4)が装着されているものと判定す
る。一方、上記命令が読出されない時にはPROM(4
)は装着されていないものと判定する。
出し、その時所定の命令(例えばジャンプ命令)が読出
されるとPROM(4)が装着されているものと判定す
る。一方、上記命令が読出されない時にはPROM(4
)は装着されていないものと判定する。
上記判定において、PROM(4)が装着されていない
と判定すると、主制御部(1)はマスクROM(3)中
の制御プログラムを順次読出し、その内容に基づいて処
理を実行する。尚、斯る制御プログラムの読出しは、主
制御部(1)に内蔵されたアドレスカウンタ(11)の
アドレス値に基づいて行なう。
と判定すると、主制御部(1)はマスクROM(3)中
の制御プログラムを順次読出し、その内容に基づいて処
理を実行する。尚、斯る制御プログラムの読出しは、主
制御部(1)に内蔵されたアドレスカウンタ(11)の
アドレス値に基づいて行なう。
一方、上記判定においてPRO〜1(4)が装着されて
いると判定すると、主制御部(1)はPROM(4)中
のイニシャルプログラムに基づいて、メモリ制御回路(
5)をイニシャライズする。
いると判定すると、主制御部(1)はPROM(4)中
のイニシャルプログラムに基づいて、メモリ制御回路(
5)をイニシャライズする。
斯るイニシャルプログラムは、マスクROM(3)中の
制御プログラムに欠陥プログラムが存在するとき、その
プログラムのスタートアドレス及びエンドアドレスを夫
々メモリ制御回路(5)中の欠陥範囲レジスタ(52)
にセットすると共に、上記欠陥プログラムに替わる修正
プログラムが格納されたPROM(4)中の先頭アドレ
スをメモリ制御回路(5)中の修正アドレスレジスタ(
53)にセットする。尚、斯る各種アドレスへのアドレ
ス値のセットのためのイニシャルプログラム及び修正プ
ログラム等は、マスクROM(3)中に欠陥プログラム
が存在した時点でPROM(4)に格納される。
制御プログラムに欠陥プログラムが存在するとき、その
プログラムのスタートアドレス及びエンドアドレスを夫
々メモリ制御回路(5)中の欠陥範囲レジスタ(52)
にセットすると共に、上記欠陥プログラムに替わる修正
プログラムが格納されたPROM(4)中の先頭アドレ
スをメモリ制御回路(5)中の修正アドレスレジスタ(
53)にセットする。尚、斯る各種アドレスへのアドレ
ス値のセットのためのイニシャルプログラム及び修正プ
ログラム等は、マスクROM(3)中に欠陥プログラム
が存在した時点でPROM(4)に格納される。
その後、主制御部(1)はマスクROM(3)中の制御
プログラムを順次読出し処理を実行しようとするが、修
正プログラムが格納されたF ROM(4)が装着され
ている際には、アドレスカウンタ(11)より与えられ
るアドレスをメモリ制御回路(5)で変換したアドレス
を用いて制御プログラムを読出し、実行することとなる
。
プログラムを順次読出し処理を実行しようとするが、修
正プログラムが格納されたF ROM(4)が装着され
ている際には、アドレスカウンタ(11)より与えられ
るアドレスをメモリ制御回路(5)で変換したアドレス
を用いて制御プログラムを読出し、実行することとなる
。
具体的には、今マスクROM(3)中の制御プログラム
のうち1000番地〜14FF番地のプログラムに欠陥
が生じ、かつ斯る欠陥プログラムの修正プログラムがP
ROM(4)中の5500番地〜5 F F F番地に
格納されているとすると、PROM(4J中のイニシャ
ルプログラムは、欠陥範囲レジスタ(52)中のスター
トアドレス及びエンドアドレスとして夫々1000番地
及び14 F I”番地をセットすると共に修正アドレ
スレジスタ(53)に5500番地をセットする様に設
計されている。
のうち1000番地〜14FF番地のプログラムに欠陥
が生じ、かつ斯る欠陥プログラムの修正プログラムがP
ROM(4)中の5500番地〜5 F F F番地に
格納されているとすると、PROM(4J中のイニシャ
ルプログラムは、欠陥範囲レジスタ(52)中のスター
トアドレス及びエンドアドレスとして夫々1000番地
及び14 F I”番地をセットすると共に修正アドレ
スレジスタ(53)に5500番地をセットする様に設
計されている。
斯る状態において、電源が投入されると、まず主制御部
(1)はマスクROM(3)中のイニシャルプログラム
に基づいて装置をイニシャライズすると共にPROM(
4)が装着されているか否かを判定する。この判定にお
いて装着されていることが判明するので、次に主制御部
(1)はPROM(4)中のイニシャルプログラムを実
行する。これにより、欠陥範囲レジスタ(52)中のス
タートアドレス及びエンドアドレスとして夫々1000
番地及び14FF番地がセントされると共に、修正アド
レスレジスタ(53)に5500番地がセットされるこ
とどなる。
(1)はマスクROM(3)中のイニシャルプログラム
に基づいて装置をイニシャライズすると共にPROM(
4)が装着されているか否かを判定する。この判定にお
いて装着されていることが判明するので、次に主制御部
(1)はPROM(4)中のイニシャルプログラムを実
行する。これにより、欠陥範囲レジスタ(52)中のス
タートアドレス及びエンドアドレスとして夫々1000
番地及び14FF番地がセントされると共に、修正アド
レスレジスタ(53)に5500番地がセットされるこ
とどなる。
上記イニシャルプログラムの処理が終了すると、主制御
部(1)は内蔵のアドレスカウンタ(11〉が示すアド
レス値に基づいて制御プログラムを読出し、処理を実行
するが、上述した如<PROM(4)が装着されている
際には、上記アドレス値をメモリ制御回路(5〉で変換
してなるアドレス値を制御プログラム読出し用アドレス
として用いる。
部(1)は内蔵のアドレスカウンタ(11〉が示すアド
レス値に基づいて制御プログラムを読出し、処理を実行
するが、上述した如<PROM(4)が装着されている
際には、上記アドレス値をメモリ制御回路(5〉で変換
してなるアドレス値を制御プログラム読出し用アドレス
として用いる。
上記アドレス変換はメモリ制御回路(5)で行われる。
具体的には主制御部(1)よりアドレスカウンタ(11
)が示すアドレス(以下、現アドレスと称す)がメモリ
制御回路(5)に送られてくると、コントローラ(51
)が上記現アドレスは欠陥範囲レジスタ(52)中のス
タートアドレスとエンドアドレスとの範囲内に含まれる
アドレスであるか否かを比較部(54〉で判定させる。
)が示すアドレス(以下、現アドレスと称す)がメモリ
制御回路(5)に送られてくると、コントローラ(51
)が上記現アドレスは欠陥範囲レジスタ(52)中のス
タートアドレスとエンドアドレスとの範囲内に含まれる
アドレスであるか否かを比較部(54〉で判定させる。
斯る判定において、「現アドレスくスタートアドレス或
いは現アドレス〉エンドアドレス」 (条件1)と判定
されると、上述した如くアドレス変換部(55)は現ア
ドレスを変換することなく新アドレスとしてコントロー
ラ(51)を介して主制御部(1)に送り返す。
いは現アドレス〉エンドアドレス」 (条件1)と判定
されると、上述した如くアドレス変換部(55)は現ア
ドレスを変換することなく新アドレスとしてコントロー
ラ(51)を介して主制御部(1)に送り返す。
一方、上記判定において、「スタートアドレス≦現アド
レス≦エンドアドレス」 (条件2)と判定さ1−ると
、上述した如くアドレス変換部(55)が式(1)に基
づいて新アドレスを算出すると共に斯る新アドレスをコ
ントローラ(51)を介して主制御部(1)に送り返す
。
レス≦エンドアドレス」 (条件2)と判定さ1−ると
、上述した如くアドレス変換部(55)が式(1)に基
づいて新アドレスを算出すると共に斯る新アドレスをコ
ントローラ(51)を介して主制御部(1)に送り返す
。
従って、制御プログラムの実行にあたって、主制切1部
(1)はアドレスカウンタ(11)にセ・lトされたマ
スクROM(3)中の制御プログラムの先頭アドレス(
0500番地)をまず読出し、メモリ制御回路(5)で
変換するが、上記アドレスは上述した条件1を満足する
のでメモリ制御回路(5)は上記アドレスを新アドレス
として主制御部(1)に送り返す。従って、主制御部(
1〉は斯るアドレス(0500番地)よりプログラムを
読出し、処理を実行すると共にアドレスカウンタ(11
)を更新する。
(1)はアドレスカウンタ(11)にセ・lトされたマ
スクROM(3)中の制御プログラムの先頭アドレス(
0500番地)をまず読出し、メモリ制御回路(5)で
変換するが、上記アドレスは上述した条件1を満足する
のでメモリ制御回路(5)は上記アドレスを新アドレス
として主制御部(1)に送り返す。従って、主制御部(
1〉は斯るアドレス(0500番地)よりプログラムを
読出し、処理を実行すると共にアドレスカウンタ(11
)を更新する。
以後、主制御部(1)はプログラムを実行する毎にアド
レスカウンタ(11)を更新すると共に斯る更新された
アドレス値をメモリ制御回路(5)で変更してなる新ア
ドレスに基づいてプログラムを読出し実行することを繰
返すこととなるが、上記アドレスカウンタ(11)が0
500〜0FFF番地及び1500〜4 FFF番地を
示す際には、上記条件1を満足するので、メモリ制御回
路(5)は主制御部(1)より送られてきたアドレスを
そのまま新アドレスとして返送することとなる。従って
、主制御部(1)も実質的にアドレスカウンタ(11)
で示されるアドレスに基づいて制御プログラムをマスク
ROMi(3)より読出し実行することとなる。
レスカウンタ(11)を更新すると共に斯る更新された
アドレス値をメモリ制御回路(5)で変更してなる新ア
ドレスに基づいてプログラムを読出し実行することを繰
返すこととなるが、上記アドレスカウンタ(11)が0
500〜0FFF番地及び1500〜4 FFF番地を
示す際には、上記条件1を満足するので、メモリ制御回
路(5)は主制御部(1)より送られてきたアドレスを
そのまま新アドレスとして返送することとなる。従って
、主制御部(1)も実質的にアドレスカウンタ(11)
で示されるアドレスに基づいて制御プログラムをマスク
ROMi(3)より読出し実行することとなる。
一方、アドレスカウンタ(11)が1000〜14FF
番地を示す際には、上記条件2を満足するので、メモリ
制御回路(5)は主制御部(1)より送られてきたアド
レスを式(1)に従って演算し、その結果を新アドレス
として出力する。今、欠陥スタートアドレスは1000
番地であり、修正スタートアドレスは5500番地であ
るので、上記1000〜14FF番地は5500〜5F
FF番地に夫々変更され、主制御部(1)に返送される
。
番地を示す際には、上記条件2を満足するので、メモリ
制御回路(5)は主制御部(1)より送られてきたアド
レスを式(1)に従って演算し、その結果を新アドレス
として出力する。今、欠陥スタートアドレスは1000
番地であり、修正スタートアドレスは5500番地であ
るので、上記1000〜14FF番地は5500〜5F
FF番地に夫々変更され、主制御部(1)に返送される
。
この結果、主制御部(1)は上記新アドレスに基づいて
PRO〜1(4)より制御プログラムを読出し、実行す
ることとなる。
PRO〜1(4)より制御プログラムを読出し、実行す
ることとなる。
この様に、本実施例では、マスクROM(3)中の制御
プログラムに欠陥がある場合、斯る欠陥部分に対する修
正プログラムをPROM(4)中に格納することにより
、主制御部(1)が上記マスクROM(3)の欠陥部分
を読出そうとした際、斯るプログラムに換えてPROM
(4)中の修正プログラムを読出し実行することができ
る。
プログラムに欠陥がある場合、斯る欠陥部分に対する修
正プログラムをPROM(4)中に格納することにより
、主制御部(1)が上記マスクROM(3)の欠陥部分
を読出そうとした際、斯るプログラムに換えてPROM
(4)中の修正プログラムを読出し実行することができ
る。
尚、本実施例では欠陥プログラムのアドレスを修正プロ
グラムのアドレスに変更するためにメモJ制御回路(5
)を用いたが、斯る回路機能を主制御部(1)で行なう
ことも可能である。
グラムのアドレスに変更するためにメモJ制御回路(5
)を用いたが、斯る回路機能を主制御部(1)で行なう
ことも可能である。
(ト)発明の効果
本発明によれば、−旦作成したマスクROM中に欠陥が
あったとしても、再度マスクROMを作り直す必要がな
いので、従来問題にしていた開発期間、コスト等の問題
は解消できる。
あったとしても、再度マスクROMを作り直す必要がな
いので、従来問題にしていた開発期間、コスト等の問題
は解消できる。
また、本発明で用いられるF ROMはイニシャルプロ
グラム及び修正アドレスを格納するだけの容量を有せば
良く、従って全制御プログラムをマスクROMに替えて
PROMに格納する場合に較べてコスト的に有利である
ことは明らかである。
グラム及び修正アドレスを格納するだけの容量を有せば
良く、従って全制御プログラムをマスクROMに替えて
PROMに格納する場合に較べてコスト的に有利である
ことは明らかである。
第1図は本発明の実施例を示すブロック図、第2図は本
実施例の要部を示すブロック図である。 (3)・・・マスクROM、(4)・・・PROM、(
5)・・・メモリ制御回路(手段)
実施例の要部を示すブロック図である。 (3)・・・マスクROM、(4)・・・PROM、(
5)・・・メモリ制御回路(手段)
Claims (1)
- (1)ROMに格納されたプログラムに基づいて制御を
行なう電子機器であって、 上記ROMは、書替不可能なマスクROMと書替可能な
PROMとからなると共に、上記マスクROMの所定領
域を示すアドレスが入力されると斯るアドレスを上記P
ROM中の予め定められた領域を示すアドレスに変換す
るメモリ制御手段を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208158A JPH0371232A (ja) | 1989-08-10 | 1989-08-10 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208158A JPH0371232A (ja) | 1989-08-10 | 1989-08-10 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0371232A true JPH0371232A (ja) | 1991-03-27 |
Family
ID=16551615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1208158A Pending JPH0371232A (ja) | 1989-08-10 | 1989-08-10 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0371232A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05324306A (ja) * | 1992-05-14 | 1993-12-07 | Star Micronics Co Ltd | 電子機器 |
| JPH0728635A (ja) * | 1993-07-09 | 1995-01-31 | Nec Corp | Cpuアドレス制御回路 |
| JP2005056546A (ja) * | 2003-08-06 | 2005-03-03 | Samsung Electronics Co Ltd | ワンチップの駆動情報の補償が可能なコンビネーションシステム及びその駆動情報の補償方法 |
| JP2009205445A (ja) * | 2008-02-28 | 2009-09-10 | Sony Corp | アドレス変換回路 |
| JP2012118627A (ja) * | 2010-11-29 | 2012-06-21 | Mitsumi Electric Co Ltd | マイクロプロセッサ |
| US10458646B2 (en) | 2014-09-25 | 2019-10-29 | Selas Heat Technology Company Llc | Low NOx, high efficiency, high temperature, staged recirculating burner and radiant tube combustion system |
-
1989
- 1989-08-10 JP JP1208158A patent/JPH0371232A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05324306A (ja) * | 1992-05-14 | 1993-12-07 | Star Micronics Co Ltd | 電子機器 |
| JPH0728635A (ja) * | 1993-07-09 | 1995-01-31 | Nec Corp | Cpuアドレス制御回路 |
| JP2005056546A (ja) * | 2003-08-06 | 2005-03-03 | Samsung Electronics Co Ltd | ワンチップの駆動情報の補償が可能なコンビネーションシステム及びその駆動情報の補償方法 |
| US7450829B2 (en) | 2003-08-06 | 2008-11-11 | Samsung Electronics Co., Ltd. | Combination system capable of compensating for driving information of one chip and method thereof |
| JP2009205445A (ja) * | 2008-02-28 | 2009-09-10 | Sony Corp | アドレス変換回路 |
| JP2012118627A (ja) * | 2010-11-29 | 2012-06-21 | Mitsumi Electric Co Ltd | マイクロプロセッサ |
| US10458646B2 (en) | 2014-09-25 | 2019-10-29 | Selas Heat Technology Company Llc | Low NOx, high efficiency, high temperature, staged recirculating burner and radiant tube combustion system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542453A (en) | Program patching in microcomputer | |
| EP0127440B1 (en) | Integrated circuit device incorporating a data processing unit and a rom storing applications program therein | |
| JPH06318261A (ja) | 電子装置 | |
| JPH04346127A (ja) | 電子装置 | |
| US5701506A (en) | Microcomputer having ROM program which can be altered | |
| US4807185A (en) | Stack pointer control circuit | |
| JPH0371232A (ja) | 電子機器 | |
| JP2000322264A (ja) | 電子機器 | |
| JP3810805B2 (ja) | 情報修正システム | |
| JPH03186927A (ja) | マイクロコンピュータのプログラム変更装置 | |
| US6094718A (en) | Programmable controller with a BPU that executes first-class instructions, a CPU that executes second-class instructions, and a skip instruction processing section that skips the current instruction without transferring control right to CPU | |
| JPS5985545A (ja) | システムrom内容修正処理方式 | |
| JP2001256044A (ja) | データ処理装置 | |
| JP3542529B2 (ja) | フラッシュ内蔵マイコンのプログラムリンク方法 | |
| JPH05189268A (ja) | 電子装置 | |
| JPH06314190A (ja) | 電子装置 | |
| JPS6344241A (ja) | 割込み処理装置 | |
| JP2581234B2 (ja) | 演算装置 | |
| JPH05298462A (ja) | 電子装置 | |
| JP3171615B2 (ja) | データ転送のリトライ制御方式 | |
| JPS5856102A (ja) | シ−ケンスコントロ−ラ | |
| JPS6310234A (ja) | 割込み処理装置 | |
| JPS6220960Y2 (ja) | ||
| JP2573391B2 (ja) | プログラマブルコントローラ | |
| JPH0594333A (ja) | マイクロプログラム内臓lsi |