JPH0371659B2 - - Google Patents

Description

【発明の詳細な説明】 (1) 発明の利用分野 本発明は、パターンの欠陥判定方法及びその装
置に関し、特にプリント基板や半導体集積回路等
の配線パターンにおける断線やシヨートを判定す
るための配線パターンの欠陥判定方法及びその装
置に関するものである。

(2) 従来技術 従来、プリント基板や半導体集積回路の配線パ
ターンの欠陥の検出方法として、例えば特開昭54
−19366号公報に記載されているように(1)パター
ン比較法や、またア メソツド・フオー オウト
メイテイング ザ ビジユアル インスペクシヨ
ン オブ プリンテツド ワイヤリング ボー
ズ、アイ・イー・イー・イー、トランザクシヨ
ン、PAMI−２、第77頁（1980）（“Ａ method
for automating the visual inspection of
pointed wiring boords”IEEE trans PAMI−
２、pp77（1980））等に記載されているように(2)
欠陥特徴抽出法などがある。このうち、方法(1)で
は設計データから発生したパターン又は隣接パタ
ーンと被検査パターンと比較して差異がある部分
を欠陥とすること、方法(2)では予め欠陥の特徴を
定めておき、その特徴のある部分を欠陥とするこ
とに特徴がある。これらの従来の方法は、いずれ
もパターン内の欠陥自体を抽出するものであり、
その欠陥の致命性を判定するまでには至つていな
い。

(3) 発明の目的 本発明の目的は、配線パターンにおける欠陥の
致命性を容易に判定できる新規な配線パターンの
欠陥判定方法及びその装置を提供することにあ
る。

(4) 発明の総括説明 この目的を達成するために、本発明は、配線パ
ターンを撮像手段で撮像して光電変換により映像
信号に変換し、この映像信号を２値化手段により
２値化したパターン信号に変換して２値パターン
を抽出し、この２値パターンから配線パターンの
欠陥を判定する配線パターンの欠陥判定方法にお
いて、端点記憶手段により、予め正常な各配線パ
ターンの端点の位置を記憶しておき、判定手段に
より、上記抽出された２値パターンから、各配線
パターンごとに上記端点に該当する絵素間の連結
状態を調べ、１つでも連結していない端点がある
場合を断線、他の配線パターンの端点に連結して
いる端点がある場合をシヨートと判定して欠陥を
判定することを特徴とするものである。

更に本発明は、配線パターンを撮像して光電変
換により映像信号に変換する撮像手段と、この映
像信号を２値化してパターン信号に変換して２値
パターンを抽出する２値化手段とを備え、この２
値パターンから配線パターンの欠陥を判定する配
線パターンの欠陥判定装置において、予め正常な
各配線パターンの端点の位置を記憶する端点記憶
手段と、上記抽出された２値パターンから、各配
線パターンごとに上記端点に該当する絵素間の連
結状態を調べ、１つでも連結していない端点があ
る場合を断線、他の配線パターンの端点に連結し
ている端点がある場合をシヨートと判定して欠陥
を判定する判定手段とを備えたことを特徴とする
ものである。

(5) 実施例 以下、本発明を実施例を参照して詳細に説明す
る。第１図は本発明のパターン欠陥判定方法を採
用できる検査装置の全体の構成を示し、１はライ
ンセンサ等の撮像装置、２は撮像装置の光電変換
を行なうタイミング信号２ａ、各回路の基本処理
タイミング信号２ｂ，２ｃ、及び判定タイミング
信号２ｄを発生するパルス発生回路、３はXYス
テージ５上の被検査物７を撮像した時の映像信号
１ｓを二値化する回路、４は回路３からの二値の
パターン信号３ｓを処理する本発明にかかわる判
定回路、６は表示装置である。

先ず、判定回路４におけるパターンの欠陥判定
方法の原理について説明する。第２図は正常な２
つの配線パターンＡ，Ｂを示しており、予めそれ
らの端点a₁，a₂とb₁，b₂の位置、およびa₁，a₂が
同一配線パターンＡ内に、またb₁，b₂がＡとは異
なる同一配線パターンＢ内にあることを記憶して
おく。第３図Ａは、第２図の正常配線パターンに
対応する被検査パターンA′，B′の１例を示す。
この場合、パターンA′，B′に存在する欠陥ｃ，
ｄで示してある。これらのパターンを境界から等
距離だけ縮小、あるいは拡大したパターンを第３
図Ｂ，Ｃにそれぞれ示す。パターンを縮小する
と、正常な配線パターンでは端点a₁，a₂が連結し
ているのに対して、断線あるいは一部が欠損した
配線パターンでは、第３図Ｂに示す如く端点a₁と
a₂とが完全に分離した形となる。一方、パターン
を拡大すると、正常配線パターンでは端点a₁，a₂
のみが互いに連結しているのに対して、シヨート
あるいは異常近接部をもつパターンでは、第３Ｃ
に示す如く端点a₁，a₂が他のパターン上の端点
b₁，b₂にも連結した形となる。つまり、これら縮
小パターンと拡大パターンにおいて、予め設定さ
れた端点a₁，a₂，b₁，b₂の連結状態を調べれば、
各パターンの欠陥を認識することができる。

配線パターンの縮小および拡大の方法を第４図
Ａ，Ｂを用いて説明する。第４図Ａは２値化され
た配線パターンの一例を示しており、ここでは配
線パターン部を“１”、その他の部分を“０”と
して２値化表示することにする。この２値パター
ンから、図中点線で表わした３×３絵素の大きさ
をもつ部分パターンＰをＸ、Ｙ方向に１絵素ずつ
位置をずらしながら順次切り出してゆき、この部
分パターンを構成する９個の絵素のすべてが状態
“１”の場合のみ、出力信号が“１”となるよう
に信号変換すると、この出力信号により、入力パ
ターンに対してＸ、Ｙ方向それぞれに一絵素分ず
つ縮小された第４図Ｂに示す２値パターンを得る
ことができる。一絵素拡大されたパターンは、入
力された２値パターンの“１”、“０”を反転した
パターンを作り、この反転パターンに対して上記
の縮小処理を行ない、得られた信号の“１”と
“０”を再度反転することにより、得ることがで
きる。この場合、縮小あるいは拡大する絵素数
は、第３図Ａの欠陥ｃ，ｄの発生部分における配
線パターンの残り寸法l_c、あるいはパターン間隔
l_dをどこまで許容するかによつて予め決定してお
く。例えば、縮小絵素数をＮ、拡大絵素数をＭと
すると、被検査パターン上で残り寸法が（2N＋
１）絵素以上ある場合、および隣接パターンとの
最小間隔幅が（2M＋１）絵素ある場合には、断
線、又はシヨートに判定されないことになる。

次に端点の連結状態を調べる具体的な方法の一
例について説明する。第５図ＡのパターンA″と
B″は、縮小又は拡大処理を終了した後の２値パ
ターンを示し、a₁，a₂，b₁，b₂はそれぞれの予め
定められている端点に該当する絵素を示す。この
とき、パターンA″におけるa₁とa₂、パターン
B″におけるb₁とb₂がそれぞ連結しているか否か
を調べるために、記憶回路で以下に述べるように
パターン内の各絵素に番号付けを行ない、それぞ
れの端点に対応する絵素の番号の一致、不一致を
判定する。この番号付けは、各々の孤立した配線
パターン上の絵素にそれぞれ同一の番号をもたせ
ることを目的としており、番号付けの方法は、入
力パターンから第５図Ａの領域Ｑに示したような
部分パターンを順次切り出し、そのパターン内の
個々の絵素の状態により、新たな絵素番号を発生
するか従前の番号を伝ぱんさせるかを決定するも
のである。第５図Ｂは上記の部分パターンＱの説
明図であり、記号は各絵素に対応している、今、
切り出された１つの部分パターンにおいて、P₅
に位置する絵素がパターン内部の絵素、すなわち
状態“１”の場合にのみP₁、P₂、P₃、P₄の各絵
素の状態の調べ、P₅に対応する絵素に対して以
下のように番号を割りつける。すなわち、P₁、
P₂、P₃、P₄がすべて“０”の場合、P₅に対応す
る絵素に新しい番号を付け、P₁、P₂、P₃、P₄の
内いずれかが“１”の場合は次のような規則で既
にある番号を伝ぱんさせる。(1)P₁、P₂、P₃、P₄
の内、状態“１”の絵素がすべて同一の番号をも
つている場合、P₅に対応する絵素にもこれらの
絵素と同じ番号をつける。(2)P₁、P₂、P₃、P₄の
内、状態“１”の絵素が異なる番号をもつ場合、
それらの番号のうちの最小値をP₅に対応する絵
素につける。この場合、上記絵素に対して異なる
番号をもつ絵素が実際には連結していることを示
すための同値テーブルをメモリ内に作成してお
く。第６図は、第５図Ａに示す入力パターンに対
して番号付けを行なつた結果を示す。部分パター
ンＱの代表絵素P₅が図中のａ，ｂ，ｄの位置に
来たとき、新たな絵素番号が発生する。絵素P₅
がｃに来たとき、部分パターンＱ内のP₂、P₄に
対応する番号はP₂＝２、P₄＝１となることから、
P₅＝１と番号付けされると同時に、番号２と１
の絵素が連結していることを示す同値テーブルが
作成される。この同値テーブルは、上述の例の場
合、例えばテーブルの上のアドレス２の欄に１と
いう数値を格納する形式で作成する。すなわち、
前記のようにP₁、P₂、P₃、P₄のうち状態“１”
の絵素が異なる番号をもつ場合、それらの番号の
最小値を求め、その値と異なる値をアドレス、最
小値をデータとして同値テーブルを作成する。こ
のような処理を行なうことにより、第５図Ａの端
点a₁，a₂，b₁，b₂の絵素がそれぞれ番号１、２、
３、３をもつことが判る。また、a₁とa₂は違う番
号をもつているけれども、上記同値テーブルを参
照することにより、これらが互いに連結してお
り、実質的には同一番号をもつていることが判
る。b₁とb₂は同じ番号をもつていることから互い
に連結していることが判明する。

第７図は、クロツク２ｃ，２ｄに同期して動作
する上限原理を実現するための判定回路４の具体
的回路構成の１例を示す。図において、３ｓは第
１図の二値化回路３から出力される二値パターン
信号である。このパターン信号３ｓは、後述する
シフトレジスタ及び判定ロジツク回路から成る縮
小処理回路１１によつてＮ絵素分縮小された後、
番号付け回路１２に入力される。番号付け回路１
２は、後述するようにシフトレジスタと番号の更
新及び伝ぱんを決定するための判定ロジツク回路
から成り、既に述べた方法により、入力パターン
の各絵素に対して番号の割りつけを行ない、必要
に応じてメモリ１８に同値テーブルを作る。番号
付けされたパターン信号は比較回路１３におい
て、メモリ１７から出力される端点辞書パターン
と比較され、それぞれのパターンの端点に位置す
る絵素の番号がメモリ１９に格納される。なお、
メモリ１７からのデータ読出しはアドレス回路２
２により、またメモリ１９へのデータ格納アドレ
スは、端点辞書パターンの予め定められている端
点の番号により決定される。１４はパターン信号
３ｓをＭ絵素分拡大されたパターン信号に変換す
る拡大処理回路であり、その出力は上記縮小処理
回路の出力処理と同様に番号付け回路１５、比較
回路１６で処理され、メモリ２０，２１にそれぞ
れの同値テーブルと端点絵素の番号データが格納
される。このようにして、ある一定の検査範囲内
の配線パターンの処理が終了した後、すなわち、
第１図のパルス発生回路からの判定タイミング信
号２ｅを受けた時点で、電子計算機等のデータ処
理装置で構成されている制御回路２５によつて、
メモリ１８，１９，２０，２１，２３を参照した
断面、シヨートの判定処理が行なわれる。２３は
メモリ１７に格納されている端点辞書パターン内
の端点番号を同一配線パターンごとにグループ分
けして記憶するためのメモリである。

第８図は、制御回路２５で行なわれる処理をフ
ローチヤートで表現したものである。先ず、ルー
チン２００で断線フラグ、シヨートフラグをクリ
アする。次に、ルーチン２０１，２０２で、メモ
リ２３内の第１グループ、すなわち第１番目の配
線パターンの各端点の辞書の番号を読みだす。ル
ーチン２０３ではメモリ１９内の上記番号に対応
するアドレスに格納されている値を読みだし、メ
モリ１８に格納されている同値テーブルを参照し
ながら、それらの値がすべて同一となるかどうか
判定する。同一とならない場合、ルーチン２０４
で断線フラグをたてルーチン２０５に進む。同一
である場合は、そのままルーチン２０５に進む。
ルーチン２０５では、第１グループの各端点の辞
書の番号に対応するメモリ２１内のアドレスの内
容を読みだし、それらの各値と現在読まれたアド
レス以外のメモリ２１内の各アドレスに格納され
ている値とを、メモリ２０に格納されている同値
テーブルを参照しながら、同一であるか判定し、
もし同一のものがある場合、ルーチン２０６に進
み、シヨートフラグをたて、ルーチン２０７に進
む。同一のものがない場合は、ルーチン２０７に
そのまま進み、すべてのグループ、すなわち、す
べての配線パターンをチエツクしたかどうかを判
定する。すべてをチエツクしていない場合は、ル
ーチン２０８でパラメータｎを更新してルーチン
２０２に戻り、次のグループの端点の連結関係の
チエツクを上記と同じ流れで行なう。そしてすべ
てのグループのチエツクが終了した後、ルーチン
２０９で断線フラグ、シヨートフラグをチエツク
して、断線フラグ、またはシヨートフラグに
“１”がたつている場合には、ルーチン２１０に
進んで表示装置に表示指令信号４ｂを送つて断
線、及びシヨートの存在を表示し、ルーチン２１
１に進む。断線、シヨートフラグが“０”の場合
は、直接ルーチン２１１に進む。ルーチン２１１
では、次の検査位置を信号４ａでXYテーブルに
送り、テーブルを移動する。ルーチン２１２では
アドレス回路２２に信号２５ｃで次の検査のため
の先頭アドレスをセツトする。このようにして、
本処理を終了する。

次に縮小処理回路１１の具体的構成を第９図に
よつて説明する。この回路は直列接続されたＮ段
の縮小ユニツト１１ａ〜１１ｎからなり、各ユニ
ツトは３×３絵素の部分パターンを切り出すため
の２本のシフトレジスタからなる回路１１０と、
部分パターンを判定する判定ロジツク回路１１１
から成る。切り出し回路１１０は、例えば、第１
０図に示す如く、１水平走査ライン分の２値情報
を一時的に記憶できる２本のシフトレジスタ１１
２，１１３と、部分パターンを一時的に記憶でき
る２ビツトのシフトレジスタ１１４，１１５，１
１６から成り、出力a₁，a₂，a₃，a₄，a₅，a₆，
a₇，a₈，a₉が第４図で述べた３×３絵素の部分パ
ターンＰの二値信号となる。第１１は判定ロジツ
ク回路１１１の構成図であり、９入力のANDゲ
ート１１７から成り、上記の部分パターンの二値
信号a₁〜a₉がすべて“１”の場合のみ出力信号
“１”が出力される。以上のような構成により、
前述の縮小方法を具体化できる。拡大処理回路１
４は、前述のように、第９図入力及び出力部にイ
ンバータを各１つ付け加えた回路構成となる。な
お、段数は、拡大絵素がＭ絵素の場合は、Ｍ段の
拡大ユニツトが必要である。

第１２図は、番号付け回路１２の構成例を示し
たものである。この回路は、大きく別けて、部分
パターンを切り出す回路１２０と、番号の更新及
び伝ぱんを判定する回路１２１からなる。第１３
図は、回路１２０の具体的な回路構成例である。
２値入力信号１１ｓは、ゲート回路１２２によ
り、入力が“１”の場合は“１”、入力が”０”
の場合は“2^L−１”に変換されたＬビツトの出力
信号１２３となる。１２４は一水平走査ライン分
の絵素情報を一時的に記憶できるシフトレジス
タ、１２５，１２６は部分パターンを一時的に記
憶できるレジスタであり、これらはＬビツトの２
値信号で表わされる第６図で説明した絵素の番号
を伝ぱんするために、深さ方向Ｌビツトで構成さ
れている。出力信号b₁〜b₅は、第５ＢのP₁〜P₅に
それぞれ対応する部分パターンの信号となる。入
力信号b₆は、回路１２１で番号付けされた部分パ
ターンの代表絵素P₅の値を表わすもので、１ク
ロツクおくれて入力される。第１４図は回路１２
１の具体的な構成例である。先ず、回路の個々の
動作について説明すると、回路１２８は最小値検
出回路であり、入力b₁〜b₄のうちの最小値を信号
１４５として出力する。回路１２７は比較回路で
あり、その出力１４６は、入力b₅が“１”の場合
のみ“１”となり、そうでないとき“０”とな
る。回路１４１は選択回路であり、信号１４６が
“１”のとき回路１２８の出力信号１４５を選択
し、信号１４７として出力する。信号１４６が
“０”のときは固定値“2^L−１”の値を出力する。
回路１４０は比較回路であり、信号１４５が“2^L
−１”の値に一致した場合にのみ、その出力信号
１４８が“１”となり、ANDゲート１４８を開
く。回路１４２はカウント回路であり、信号１４
６と１４８のAND出力１４９が“１”となつた
回数を記憶する。回路１４３はゲート回路であ
り、信号１４９が“１”のときはカウンタ出力１
５０を選択し、信号１４９が“０”のときは信号
１４７を選択する。ゲート回路１４３の出力は信
号b₆、又はデータ信号３１Ｄとなる。回路１２９
はマルチプレクサであり、第７図のメモリ１８の
アドレス信号３１Ａとしてb₁〜b₄の値を順次出力
する。なお、信号１４６が“１”の場合のみ、こ
れが書込み信号３１Ｗとなつてメモリ１８のアド
レスb₁〜b₄にデータ３１Ｄが書き込まれる。

上記回路構成において、まず、番号の更新の場
合、すなわち、b₅＝１、b₁＝b₂＝b₃＝b₄＝2^L−１
の場合のデータの流れを説明する。この場合、信
号１４６は“１”、信号１４５は“2L−１”とな
るため、信号１４９が“１”となつてカウント回
路内のカウント値が＋１される。信号１４９が
“１”となつたことにより、このカウント値がゲ
ート回路１４３で選択され、信号３１Ｄおよびb₆
の値となる。メモリ１８には、アドレス2^L−１に
このカウント値が格納される。次に、番号の伝ぱ
んの場合、すなわち、b₅＝１、Min｛b₁、b₂、b₃、
b₄｝＝“Ｂ”≠2^L−１の場合のデータの流れを説明
する。この場合、信号１４６は“１”、信号１４
５の値は“Ｂ”となるため、信号１４８は“０”、
信号１４７は“Ｂ”となる。その結果、信号１４
９は“０”となりカウント値はそのままであり、
ゲート回路１４３により信号１４７の値“Ｂ”が
信号３１Ｄ，b₆の値となる。そして、メモリ１８
上のアドレスb₁〜b₄に同一データ“Ｂ”が格納さ
れる。なお、b₅≠１の場合は、信号１４６すなわ
ち、ライト信号３１Ｗが“０”であるので、メモ
リ１８にはデータは書き込まれない。以上、説明
したように、第１２図の回路により、番号付けを
実現化することができる。

第１５図は、比較回路１３の具体的な構成例で
ある。信号３０は番号付け回路１２からのＬビツ
トの出力信号であり、信号３３はメモリ１７から
出力される端点辞書パターンの信号である。この
端点辞書パターンは、端点位置に予め定められた
番号が付けられており、端点以外の位置は０であ
る。先ず回路の個々の動作について説明する。回
路１３１は比較回路であり、入力信号３３が
“０”の場合のみ出力信号１３２が“１”となり、
インバータ１３３で反転した信号３２Ｗは“０”
となる。従つて入力信号３３が“０”以外、すな
わち、辞書端点番号がある場合のみ、信号３２Ｗ
が“１“となる。信号３２Ｗはメモリ１９へのデ
ータ３２Ｄの書き込み信号となつており、これが
“１”のときのみ、メモリ１９の所定アドレス３
２Ａにデータ３２Ｄが書き込まれる。第１５図に
示した回路により、辞書の端点番号に対応する記
憶回路１９のアドレスに、回路１２で番号付けさ
れた端点の番号を書き込むことができる。

第７図の番号付け回路１５、比較回路１６は回
路１２、回路１３と全く同様な構成でよい。

(6) まとめ 以上説明したごとく本発明は、端点記憶手段に
より、予め正常な各配線パターンの端点の位置を
記憶しておき、判定手段により、抽出された２値
パターンから、各配線パターンごとに上記端点に
該当する絵素間の連結状態を調べ、１つでも連結
していない端点がある場合を断線、他の配線パタ
ーンの端点に連結している端点がある場合をシヨ
ートと判定して欠陥を判定する方法、およびそれ
を実現する装置を特徴とするため、予め定められ
た欠陥の致命度の限界以上のものの存在は容易に
検出でき、パターン検査装置において極めて有効
な方法および装置を提供できる。

【図面の簡単な説明】

第１図は、本発明のパターン欠陥判定方法を採
用できる検査装置の全体構成を示す図、第２図
は、本発明の原理を説明するための正常な配線パ
ターンを示す図、第３図Ａ，Ｂ，Ｃは、本発明の
原理を説明するものであり、Ａは第２図に対応す
る配線パターンに欠陥がある場合の図、ＢはＡを
縮小した場合の図、ＣはＡを拡大した場合の図、
第４図Ａ，Ｂは配線パターンを縮小する方法を説
明するための図、第５図Ａ，Ｂは番号付けを行な
う方法を説明するものであり、Ａは配線パターン
を示した図、Ｂは部分パターンを示した図、第６
図は、第５図Ａを番号付けした結果を示す図、第
７図は、第１図の判定回路４の具体的構成を示し
た図、第８図は第７図の制御回路２５で行なう処
理のフローチヤート、第９図は第７図の縮小処理
回路１２の構成を示した図、第１０図は第９図の
１１０の具体的構成を示した図、第１１図は第９
図の１１１の具体的構成を示した図、第１２図は
第７図の番号付け回路１３の構成を示した図、第
１３図は第１２図の１２０の具体的構成を示した
図、第１４図は第１２図の１２１の具体的構成を
示した図、第１５図は第７図の比較回路１３の具
体的構成を示した図である。

Claims (1)

1. 【特許請求の範囲】 １ 配線パターンを撮像手段で撮像して光電変換
   により映像信号に変換し、この映像信号を２値化
   手段により２値化したパターン信号に変換して２
   値パターンを抽出し、この２値パターンから配線
   パターンの欠陥を判定する配線パターンの欠陥判
   定方法において、端点記憶手段により、予め正常
   な各配線パターンの端点の位置を記憶しておき、
   判定手段により、上記抽出された２値パターンか
   ら、各配線パターンごとに上記端点に該当する絵
   素間の連結状態を調べ、１つでも連結していない
   端点がある場合を断線、他の配線パターンの端点
   に連結している端点がある場合をシヨートと判定
   して欠陥を判定することを特徴とする配線パター
   ンの欠陥判定方法。 ２ 特許請求の範囲第１項において、縮小処理手
   段により、上記抽出された２値パターンの縮小パ
   ターンを求め、拡大処理手段により、上記抽出さ
   れた２値パターンの拡大パターンを求め、上記判
   定手段により、上記縮小パターン及び上記拡大パ
   ターンから、各配線パターンごとに上記端点に該
   当する絵素間の連結状態を調べ、上記縮小パター
   ン内に１つでも連結していない端点がある場合を
   断線、上記拡大パターン内の他の配線パターンの
   端点に連結している端点がある場合をシヨートと
   判定して欠陥を判定することを特徴とする配線パ
   ターンの欠陥判定方法。 ３ 特許請求の範囲第１項において、番号付け手
   段にて、上記抽出した２値パターンの各絵素に対
   し、部分パターンを順次切り出し、その部分パタ
   ーン内の個々の絵素の状態に応じて番号付けを行
   ない、上記判定手段にて、各配線パターンごとに
   上記端点に該当する絵素の番号の一致、不一致を
   判定することにより連結状態を調べることを特徴
   とする配線パターンの欠陥判定方法。 ４ 配線パターンを撮像して光電変換により映像
   信号に変換する撮像手段と、この映像信号を２値
   化してパターン信号に変換して２値パターンを抽
   出する２値化手段とを備え、この２値パターンか
   ら配線パターンの欠陥を判定する配線パターンの
   欠陥判定装置において、予め正常な各配線パター
   ンの端点の位置を記憶する端点記憶手段と、上記
   抽出された２値パターンから、各配線パターンご
   とに上記端点に該当する絵素間の連結状態を調
   べ、１つでも連結していない端点がある場合を断
   線、他の配線パターンの端点に連結している端点
   がある場合をシヨートと判定して欠陥を判定する
   判定手段とを備えたことを特徴とする配線パター
   ンの欠陥判定装置。 ５ 特許請求の範囲第４項において、上記抽出さ
   れた２値パターンの縮小パターンを求める縮小処
   理手段と、上記抽出された２値パターンの拡大パ
   ターンを求める拡大処理手段とを備え、上記判定
   手段は、上記縮小パターン及び上記拡大パターン
   から、各配線パターンごとに上記端点に該当する
   絵素間の連結状態を調べ、上記縮小パターン内に
   １つでも連結していない端点がある場合を断線、
   上記拡大パターン内の他の配線パターンの端点に
   連結している端点がある場合をシヨートと判定し
   て欠陥を判定するように構成したことを特徴とす
   る配線パターンの欠陥判定装置。 ６ 特許請求の範囲第４項において、上記抽出し
   た２値パターンの各絵素に対し、部分パターンを
   順次切り出し、その部分パターン内の個々の絵素
   の状態に応じて番号付けを行なう番号付け手段を
   備え、上記判定手段は、各配線パターンごとに上
   記端点に該当する絵素の番号の一致、不一致を判
   定することにより連結状態を調べるように構成し
   たことを特徴とする配線パターンの欠陥判定装
   置。