JPH0480427B2

JPH0480427B2 -

Info

Publication number: JPH0480427B2
Application number: JP57015463A
Authority: JP
Inventors: Kazunari Hata; Norio Fujii; Tooru Azuma; Kaoru Kikuchi; Junji Hazama
Original assignee: Nippon Kogaku KK
Current assignee: Nikon Corp
Priority date: 1982-02-04
Filing date: 1982-02-04
Publication date: 1992-12-18
Also published as: JPS58134429A

Description

【発明の詳細な説明】本発明はIC製造工程におけるマスクあるいは
レチクルに転写されたパターンが、そのパターン
を形成するための設計データと比較して、正常に
転写されているかどうかを検査するパターンの欠
陥検査方法に関するものである。

従来この種の方法は、同一マスク上に同じパタ
ーン群を持つチツプ同志の比較による検査方法で
あるとか、設計データを画像メモリ上にビツトパ
ターンとして展開し、マスク又はレチクルから得
られる画像データとを、画素単位で比較する検査
方法が考えられていた。

しかし前者の方法によると、チツプ毎に同一の
欠陥（共通欠陥）を有していた場合には欠陥と認
識することは不可能であり、又マスクを作成する
原版となるレチクルでは、単独のパターンである
場合が多く、チツプ比較法のような検査は不可能
であつた。一方、後者の方法によれば、パターン
を作成した設計データとの比較であるから、チツ
プ同志の共通欠陥でも認識することは可能であ
り、レチクルでも検査することはできる。しか
し、設計データを画像メモリ上に画素単位に変換
して用意しておくデータ量、すなわち、画像メモ
リの容量は膨大になり計算機がそれを入出力させ
るためにも時間がかかりすぎ、装置も大型、複雑
になるという欠点があつた。

本発明はこれらの欠点を解決し膨大な情報量を
記憶する装置を必要とせず、設計データを参照し
てパターンの欠陥の有無を高速に判定可能な欠陥
検査方法を提供することを目的とする。

上記目的を達成するために、本発明のパターン
欠陥検査方法では、設計２値データから得られる
設計パターンの所定領域と、被検物を撮像して得
られる撮像２値パターンの所定領域とを順次重複
しつつ全領域にわたつて切り出し、前記設計２値
パターンから切り出した所定領域と前記撮像２値
パターンから切り出した所定領域との位置的に対
応するもの同志を比較することにより、前記設計
２値パターンに対する前記撮像２値パターンの差
異を検出し、前記設計２値パターンおよび前記撮
像２値パターンの各々における前記所定領域の複
数点でのデータを予め指定することにより、少な
くとも、段差もしくは凹凸を有する水平線、段差
もしくは凹凸を有する垂直線、段差もしくは凹凸
を有する45゜斜線、段差もしくは凹凸を有する
135゜斜線、90゜の角度を有する角部、及び135゜の角
度を有する角部の有無を前記各々の所定領域で検
出したのち、該検出結果を各々２値コード化し、
該２値コード同志を比較することによつて、前記
設計２値パターンに対する前記撮像２値パターン
の差異を検出する。

以下に図面を参照して本発明の実施例について
説明する。

第１図は、本発明の実施例を示すブロツク図で
ある。移動ステージ１４に載置されると共に、パ
ターンが描かれた被検査物、例えばレチクル１
は、撮像装置２によつて、レチクル１上の所定の
小領域のみが撮像される。この領域が検査すべき
１画面になる。またレチクル１は、ストロボ装置
１５によつて透過照明される。撮像装置２のアナ
ログ映像信号は次の２値化回路３によつて２値画
像信号に変換されると共に、必要に応じてスムー
ジング等の雑音除去処理が行なわれる。

切出回路４は２値画像信号の入力に基づいて、
検査すべき１画面中の局所的な領域、例えば矩形
領域に対応した２値情報を切出す。この局所的な
矩形領域は、一例として画像中の16×16画素に相
当する領域で構成されている。このように撮像装
置２、２値化回路３そして切出回路４で撮像手段
を構成している。これを第２図により、さらに詳
しく説明する。

第２図において、検査すべき１画面の画像１０
０は、撮像装置２の走査線１０１によつてラスタ
走査される。尚、実施例では、画像１００内の走
査線の本数は垂直方向に1024本であるものとす
る。

レチクル１上のパターンは一般にガラス板上に
クロムによつて描画されているので、アナログ映
像信号は、明暗、すなわち、白黒画像に応じた時
系列信号になる。制御回路５は画像１００中の１
走査線につき、1024回クロツクパルスを発生し、
２値化回路３は各クロツクパルス毎に、アナログ
映像信号をサンプリングして、画素化した２値画
像信号を出力する。

切出回路４は、16ビツトのシフトレジスタ１０
４と1024ビツトのシフトレジスタ１０５を直列接
続したものを15段分直列に接続し、最後に16ビツ
トのシフトレジスタ１０４を接続した直列レジス
タ列で構成されている。２値画像信号は、一番初
めの16ビツトシフトレジスタ１０４に入力される
と共に、制御回路５が発生するクロツクパルスに
同期して、直列レジスタ列内に順次転送されてい
く。前述のように、１走査線分のアナログ映像信
号は1024回のサンプリングによつて２値化されて
いるから、２値画像信号は画素１００を1024×
1024画素に分割して、１画素を「０」か「１」の
２値論理で表わした時系列信号となる。２値化回
路３で１回サンプリングが行なわれると、直列レ
ジスタ列は１回シフトされ、各画素に応じた論理
値が次のビツトに転送される。尚、実施例におい
て、２値化回路３は１走査線を1024クロツクでサ
ンプリングし、その後の帰線期間中は16クロツク
でサンプリングし、さらに切出回路４も、帰線期
間中16回シフトされる。そして、16個のシフトレ
ジスタ１０４から成る切出部１０３は、画像１０
０中、16×16画素の局所的な矩形領域（以下、窓
と呼ぶ）１０２の２値画素情報を保持する。また
窓１０２は、走査が進むにつれて画像１００中を
１画素単位（１クロツクパルス毎）に移動して、
画像１００の全面から順次２値画素情報を切出
す。さて、この窓１０２で切出された16×16画素
の２値情報は、第１図に示す検知手段としての欠
陥候補パターン検出回路３００とエツジ検出回路
７に入力する。欠陥候補パターン検出回路３００
は窓１０２内の明暗のエツジ（これはレチクル１
上のパターンエツジに対応する）が、あらかじめ
用意された所定の屈曲形状であるか否か検出す
る。この所定の形状について、詳しくは後述す
る。エツジ検出回路７は、例えば撮像したレチク
ル１上のパターンの角が撮像光学系の影響で丸み
をおびて、角であると認識できない場合にも、窓
１０２内に角らしきエツジが存在することを検出
する。

一方、磁気テープ（以下MTとする）９に保存
されたレチクル１のパターン作成時の設計データ
は、計算機１０に読み込まれる。MT９の設計デ
ータは一例として、第３図に示すような矩形パタ
ーンの集合として、レチクル全面分を保存してい
る。実際の回路パターンはこれら矩形パターンを
複雑に組み合わせて作成される。ここで１つの矩
形パターンは幅Ｗ、高さＨ、レチクル上の所定の
ｘ、ｙ座標系における中心座標値（ｘ、ｙ）、及
び回転角θの５つのパラメータで表わされる。

第１図の説明にもどつて、計算機１０は撮像装
置２によつて撮像されるレチクル１上の１画面の
領域に相当する設計データを出力する。記憶回路
１１はその設計データの入力に基づいて、欠陥候
補パターン検出回路３００が検出するパターンの
特徴と同様に設計上の欠陥候補パターンを検出し
て記憶する。さらに、記憶手段としての記憶回路
１１は、設計上パターンが備えた90゜の角（エツ
ジ部が90゜で屈曲しているもの）の情報（以下、
90゜角情報とする。）をも抽出して記憶する。尚、
このように設計データから抽出された欠陥候補パ
ターンの情報と90゜角情報とを以下総称して設計
特徴情報とする。そして記憶回路１１は、この時
設計データ中から、前述の窓１０２の移動に従う
順序で設計上１画面中に存在すべき設計特徴情報
を順次記憶する。これにより記憶回路１１には例
えば１画面に存在すべき設計上のパターンエツジ
に関する全ての情報が保持される。１画面分の設
計特徴情報は、計算機１０の不図示の記憶装置
に、１画面分の情報として記憶される。この前に
計算機１０は、次の１画面分の設計データをこの
記憶回路１１に出力する。

以上、設計データから設計特徴情報を抽出し、
記憶回路１１から計算機１０の中の記憶装置にレ
チクル１のすべての画面に対応する設計特徴情報
を記憶するまでの操作は、実際の比較検査の前に
行なわれる。

このようにして、計算機１０の記憶装置に設計
特徴情報が蓄積されると、次に実際の検査が開始
される。このとき計算機１０は、ステージ１４を
２次元的に移動する駆動手段１３を制御して、撮
像すべきレチクル１上の１画面分の領域に位置を
合わせる。同時に、計算機１０は記憶装置から、
その１画面分の設計特徴情報を記憶回路１１に転
送する。

そして、制御回路５のクロツクパルスに応じ
て、記憶回路１１の設計特徴情報は、特徴情報切
出回路１２に順次送られる。特徴情報切出回路１
２（以下単に特徴切出回路１２とする）の切出領
域は、前述の窓１０２よりも小さく定められてい
る。特徴切出回路１２は、設計データに基づく設
計特徴情報をクロツクパルスに同期して順次切出
す。

先にも述べたように、制御回路５のクロツクパ
ルスは、窓１０２を１画面中で移動させるから、
特徴切出回路１２の切出領域（以下、参照窓とす
る）と窓１０２は、クロツクパルスに同期して同
方向に移動する。

比較回路８は特徴切出回路１２と共に検査手段
を構成しており、欠陥候補パターン検出回路３０
０が出力する欠陥候補パターン情報と、エツジ検
出回路７が出力する検出結果及び特徴切出回路１
２の情報を入力とし、レチクル上のパターンと設
計データ上のパターンが異なるときは、計算機１
０に欠陥情報を出力する。

具体的には、欠陥候補パターン検出回路３００
で欠陥候補パターンが検出された時、参照窓の情
報中に同様の欠陥候補パターン情報が１つでもあ
れば欠陥なしとする。又、参照窓の中心部に90゜
角情報が位置したときエツジ検出回路７が窓１０
２内に角エツジらしきもの、又単なる直線エツジ
を検出していれば欠陥なしとする。

以上のように、比較回路８は撮像された１画面
中から、欠陥候補パターン検出回路３００により
検出された情報と、エツジ検出回路７により検出
された情報とを記憶回路１１に保持された設計情
報と順次比較して、計算機１０にリアルタイムに
欠陥情報を出力する。そしてこのような操作をレ
チクル全面に対して行なうことにより、レチクル
１枚の欠陥検査が完了する。

次に、欠陥候補パターン検出回路３００につい
て、具体的に説明するが、その前に、ICパター
ンの特徴について述べる。一般に、ICパターン
は、第３図に示したような矩形パターンを多数組
合わせて作られている。

また、ICパターンは、レチクル上のxy座標系
に対して、矩形パターンの回転角θが0゜、90゜、
45゜又は135゜になるように決められている。回転
角θがその他の場合は極めてまれである。従つ
て、ここではこれら矩形パターンを組合わせてで
きる設計上あるいはレチクル１上のパターンで、
直線的なエツジについては、前述の窓１０２中で
水平（0゜）、垂直（90゜）及び斜め45゜と135゜の方向
を考え、屈曲した角を成すエツジについては90゜
（270゜）と135゜（225゜）の角度を考えるものとする
。

さて、第４図〜はパターンエツジの欠陥候
補パターンの代表例を示す図である。図において
Ａ〜Ｔまでの20個の正方形は切出回路４によつて
切出される16×16ビツトの窓１０２に相当する領
域を示す。尚、Ａ〜Ｔの各正方形において、内部
のビツト位置を特定するために、２次元的な座標
を（ｘ・ｙ）とし、ｘは縦方向の列Ａ〜Ｐを表わ
し、ｙは横方向の列１〜16を表わすものとする。

そして各図Ａ〜Ｔにおいて、所定ビツト中の論
理値「１」（以下単に「１」とする。）は、レチク
ル上のクロム面（黒部分）に対応し、論理値
「０」（以下単に「０」とする。）はガラス面（白
部分）に対応する。尚、欠陥候補パターンはＡ〜
Ｔの20種類のパターン以外に、Ａ〜Ｔを夫々、
90゜、180゜、270゜回転してできるパターンと、さら
にそれら各々を白黒反転（所定ビツト中の各論理
値を反転）してできるパターンとを加えて、全部
で160種類のパターンから成る。

そこで、欠陥候補パターン検出回路３００は、
この160種類のパターンを参照パターン、いわゆ
るテンプレートとして備えており、窓１０２中に
現われるパターン（ビツトパターン）とのマツチ
ングを行なう。

また、第４図〜のＡ〜Ｔにおいて、各正方
形中の点線は、それぞれのテンプレートで検出で
きるパターンエツジの一例を示すものである。こ
こで、Ａ〜Ｔに示したテンプレートについて説明
する。Ａ〜Ｈまでの８つのテンプレートはパター
ンの基準となる水平エツジ（16×16ビツト中、ビ
ツト（Ｈ・７）とビツト（Ｉ・７）の間を通るエ
ツジ）に対して、３〜６画素分の段差を伴つた水
平エツジを検出するものである。またＩ〜Ｐまで
の８つのテンプレートはパターンの基準となる斜
めエツジ（16×16ビツト中、ビツトＥ・11とビツ
トＦ・12の間を45゜又は135゜の傾きで通るエツジ）
に対して、所定の画素数（例えば２〜４画素）分
の段差を伴つた斜めエツジを検出するものであ
る。

また、Ｑ，Ｒの２つのテンプレートはパターン
のエツジが135゜の角度で屈曲していることを検出
するものである。そしてＳのテンプレートは、基
準となる垂直エツジに、５画素以下の幅で２画素
以上の微小凹凸があることを検出し、Ｔのテンプ
レートは基準となる斜めエツジに、約５画素分以
下の幅で約２画素分以上の微小凹凸があることを
検出するものである。

尚、Ａ〜Ｐまでの各テンプレートはエツジに所
定の画素数分の段差さえあればよく、段差中のエ
ツジの変化については、ほとんど無視される。例
えば第４図ＩのＡのテンプレートを考えてみる
と、基準となる水平エツジを挾み込むビツト
（Ｈ・７）とビツト（Ｉ・７）から、段差を伴う
水平エツジを挾み込みビツト（Ｅ・12）とビツト
（Ｆ・12）までを結ぶエツジは幾通りも考えられ
る。すなわち、Ａに示した正方形中、点線で表わ
したように段差を伴つた水平エツジを垂直に結ぶ
エツジだけではなく、斜めに結ぶエツジであつた
としても、このテンプレートにより検出される。
そして、第４図〜のＡ〜Ｔを含めて160種類
の各テンプレートは、夫々アンド回路により構成
される。その一例として、Ａのテンプレートを構
成するには、第５に示すように11入力のアンド回
路を用いる。このアンド回路の入力のうち、５つ
は、前述の切出部１０３の16×16ビツト中、ビツ
ト（Ｊ・２）、（Ｊ・４）、（Ｊ・６）、（Ｉ・７）、
（Ｆ・12）に接続し、他の６つの入力はそれぞれ
インバータを介して、ビツト（Ｇ・２）、（Ｇ・
４）、（Ｇ・６）、（Ｇ・７）、（Ｅ・12）、（Ｅ・14
）
に接続する。

従つて、切出部１０３に相当する１画面中の窓
１０２中に、第４図のＡに点線で示したような
パターンエツジが現われたときのみ、第５図のア
ンド回路は「１」を出力する。

また、窓１０２は１画面中を水平方向に１画素
ずつクロツクパルスに応答して移動するから、窓
１０２中に現われるパターンエツジが段差を伴つ
た水平エツジの場合は、クロツクパルスの数パル
ス分に渡つて第５図のアンド回路が「１」を出力
し続けることがある。このことについて、第６図
を用いて説明する。今、例えばレチクル１上のパ
ターンのエツジは、６画素の段差を伴なつた水平
エツジが存在したものとする。そして、その水平
エツジは第４図のＤのテンプレートで検出され
るものとして、第６図にそのテンプレートと水平
エツジとの関係を示す。

第６図において、段差が垂直エツジで結ばれて
いた場合、窓１０２の水平方向の移動に伴つて、
この垂直エツジが図中E₁からE₂までの６画素分
を移動する間、すなわちクロツクパルスの６パル
ス分の間、Ｄのテンプレートを構成するアンド回
路は「１」を出力し続ける。また、段差が図に示
すような複雑な曲線で結ばれたエツジの場合（斜
めに結ばれている場合も同様）は、そのエツジが
図中E₃からE₄までの３画素分を移動する間、ア
ンド回路は「１」を出力し続ける。

このように、第６図に示したテンプレートにお
いては、２つの水平エツジが２組のビツト対、ビ
ツト（Ｈ・７）、（Ｉ・７）とビツト（Ｂ・14）、
（Ｃ・14）との水平方向の長さ分（６画素分）だ
け離間するように規定されている。

尚、前述のＡ〜Ｐの各テンプレートについて
も、２つのエツジの端部同志を所定の画素数分の
間隔に規定する２組のビツト対がある。そこで、
Ａ〜Ｐの各テンプレートにおいて、このようなビ
ツト対を規定ビツト対と呼ぶことにする。

また、水平エツジの段差を検出するテンプレー
トは規定ビツト対が垂直方向に隣接した２つのビ
ツトに定められるから、窓１０２が走査によつて
１画素分垂直方向にずれると、もはやテンプレー
トとのマツチングは取れない。そして、第４図の
Ａ〜Ｈの各テンプレートを90゜と270゜回転した、
垂直エツジ中の段差を検出するテンプレートにお
いては、規定ビツト対が水平方向に隣接した２つ
のビツトに定められるから、窓１０２の走査によ
つて水平方向では特定の１か所のみでマツチング
が取れ、垂直方向には複数の画素分に渡つてマツ
チングが取れる。さらに、第４図のＩ〜Ｐの各テ
ンプレート（夫々90゜、180゜、270゜回転したものも
含めて）については、規定ビツト対として斜めに
隣接した２つのビツトが定められる。

以上のような160種類のテンプレートを備えた
欠陥候補パターン検出回路３００の回路構成を第
７図に示す。この図において、マツチング回路１
０６は、上記160種類のテンプレートを構成する
160個のアンド回路から成り、各アンド回路の入
力は共に、前述の切出部１０３の所定ビツトへ接
続される。そして各アンド回路の出力は全てオア
回路１０７に接続される。従つて、マツチング回
路１０６中のいずれか１つのアンド回路が「１」
を出力すれば、オア回路１０７の出力は「１」と
なる。このオア回路１０７の出力は第１の検知情
報であり以後信号TMPLと呼ぶことにする。さ
て、第７図の回路で信号TMPLは次のＤ・フリ
ツプフロツプ（以下単にＤ−Ｆ・Ｆとする。）１
０８に入力する。このＤ−Ｆ・Ｆ１０８は制御回
路５のクロツクパルスCPに同期して、信号
TMPLを１クロツクパルス分遅延して出力する。
そしてオア回路１０９は、Ｄ−Ｆ・Ｆ１０８の出
力信号と信号TMPLの論理和をとつて、第２の
検知情報の１つである。信号CAD１として出力
する。従つて、あるクロツクパルスが入力した時
点のみで、信号TMPLが「１」になつたとすれ
ば、その次のクロツパルスの入力時にも信号
CAD１は「１」に保持される。

このように欠陥候補パターン検出回路３００は
テンプレートによりマツチングしたか否かのみを
表わす信号TMPLの他に、信号TMPLに１クロ
ツクパルス分「１」を付加した信号CAD１を出
力する。この信号CAD１は設計データから記憶
回路１１がパターン比較のための参照データ（設
計特徴情報）を作成する際、90゜角情報と区別を
つけるために使われる。すなわち、欠陥候補パタ
ーン検出回路３００が出力する信号CAD１は記
憶回路１１が設計データから抽出する設計特徴情
報の１つ（もう１つは90゜角情報である。）として
働き、信号TMPLは、レチクル１の実際の比較
検査の際に使われる。この具体的な作用について
は後述する。

このように、欠陥候補パターン検出回路３００
は、微小な段差を伴つたエツジや、135゜で屈曲し
たエツジを検出するが、これらエツジの特徴は回
路パターンのエツジ形状において欠陥として現わ
れ易いものである。例えば、回路パターン上で前
述の第３図に示したような矩形パターンを一例に
並べて直線エツジを形成する場合、何らかの原因
で、その列中の一部の矩形パターンが欠落したり
すれば、当然そこは段差となつてしまう。またそ
の逆にその直線エツジに矩形パターンが誤まつて
付加された場合にも段差となつてしまう。このよ
うなことは、設計データに基づいてレチクル上に
回路パターンを描画したときに極めて高い確率を
起り得る。さらに、レチクル上に描画されたパタ
ーンのうち、90゜で屈曲したエツジ部が欠損する
ことも同様に高い確率で起り得る。この場合、
90゜のエツジ部はほぼ斜め45゜に切り取られること
が多く、このため、本来90゜の角であるべきとこ
ろが135゜の角で屈曲したエツジ形状となつてしま
う。従つて、このように高い確率で起り得るよう
な欠陥の候補としてのエツジ形状（段差や135゜の
角）をテンプレート化することによつて、レチク
ル上の回路パターンからエツジ形状の欠陥を正確
に検出できる。

また、設計データから設計特徴情報を抽出する
際にも、この欠陥候補パターン検出回路３００が
使われる。これは、設計データ中においても、設
計上回路パターンのエツジに段差を設けたりする
からである。従つて、撮像装置２で撮像したレチ
クル１中のパターンエツジに、段差や135゜の角が
あつたとしても、それが設計上、本来設けられる
べきものである場合には、欠陥ではないことにな
る。

次に、第１図で示したエツジ検出回路７につい
て説明する。第８図はエツジ検出のために設定さ
れた９×９画素の矩形領域を示す。この領域は前
述の16×16画素中のほぼ中央部に位置する。従つ
て、このエツジ検出回路７は第２図に示した切出
回路４の切出部１０３のうち、９×９ビツトで構
成された領域１２０からの情報に基づいて何らか
のエツジが存在するか否かを検出する。

尚、９×９ビツトの領域１２０の中心ビツト
（中央画素に相当する）の位置は、第４図に示し
た16×16ビツトのうち縦横で（Ｈ、９）のビツト
に定められている。尚、エツジ検出のために着目
するビツトは、９×９ビツト中の周囲に４ビツト
毎に位置しビツト〜の８つである。

第９図は、エツジ検出回路７の構成を具体的に
示した回路図である。８つの排他的論理和回路
（以下、EX−ORとする。）１２１は９×９ビツ
ト領域１２０の周辺の８ビツト〜から２値信
号を入力する。そして、この８ビツトのうち、ひ
とつでも論理値が異なれば、オア回路１２２が出
力する信号EDSは「１」となり、何らかのエツ
ジが検出されたことを示す。８つのEX−OR１
２１の入力のそれぞれは、９×９ビツト領域１２
０中で着目した８つのビツトのうち、互いに隣り
に位置する２つのビツトから取り出される。

例えば第１０図のような角らしきものが９×９
ビツト領域１２０中に現われたとする。斜線部は
論理値「１」の領域である。するとエツジ検出回
路７の入力と、及び入力とは互に論理値
が異なるから、信号EDSは「１」となる。また、
単に領域１２０中に、直線状のエツジが表われた
場合でも、上述の動作により、信号EDSは「１」
となる。

以上に述べたエツジ検出回路７は、レチクルの
検査時に撮像装置２の走査と共に、実時間で動作
する。尚、この９×９ビツトの領域１２０中に、
何らかのパターンエツジが現われたことをより確
実に検出するには、９×９ビツトの周囲に位置す
る32ビツトの全ての２値信号を入力して、その状
態を前述のように調べればよい。この場合、周囲
32ビツトが全て同一論理値であれば、パターンの
エツジではなく、32ビツトのうち、１つでも論理
値が異なれば、エツジを検出したことになる。

次に、第１図で示したMT９から設計データを
読み込んで、設計特徴情報を保持する記憶回路１
１について第１１図により説明する。

記憶回路１１には設計データから、１画面に対
応する設計上のパターンとして、「０」、「１」の
２値画像に変換する1024×1024ビツトのフレーム
メモリ１３０と、そのフレームメモリ１３０か
ら、撮像装置２の走査の順番に応じて時系列的な
２値信号を読み出す読出回路１３１が設けられて
いる。スイツチS₁は、非検査時にａ側に、検査時
にｂ側に切換えられる。ｂ側には、第２図で示し
た２値化回路３の２値画像信号が入力する。読出
回路１３１の出力信号は、スイツチS₁を介して、
前述の切出回路４に入力し、フレームメモリ１３
０中に生成された２値画像の局所的な矩形領域の
２値情報１３３が取り出される。この２値情報１
３３は、前述の欠陥候補パターン検出回路３００
に入力すると共に、90゜角情報を出力する90゜角検
出回路６に入力する。尚、90゜角検出回路６は、
実際には欠陥候補パターン検出回路３００の信号
CAD１と90゜角情報とを１つに合成して信号CAD
として出力する。さらに、フレームメモリ１３０
において１走査線（窓１０２の１水平走査に相当
する。）中に１つでも欠陥候補パターン又は90゜の
角が見つかると、90゜角検出回路６はその走査線
上に設計特徴情報があるものとしてラインフラグ
信号を出力する。上記信号CADとラインフラグ
信号は信号１３４として入出力制御回路１３６
（以下、Ｉ／Ｏ回路１３６とする。）に入力する。
Ｉ／Ｏ回路１３６は信号１３４の入力に基づい
て、信号CADは順次参照データメモリ１３７に
格納し、ラインフラグ信号は、フレームメモリ１
３０の垂直方向の走査に同期して順次フラグメモ
リ１３８に格納する。以上の格納の操作、すなわ
ち参照データの作成は非検査時に行なわれる。検
査時にはスイツチS₁がｂ側になり、切出回路４は
欠陥候補パターン検出回路３００と前述のエツジ
検出回路７へ接続される。同時にＩ／Ｏ回路１３
６は、参照データメモリ１３７に記憶されたデー
タをフラグメモリ１３８中のラインフラグ信号に
基づいて順次参照信号１３９として出力する。

尚、読出回路１３１、Ｉ／Ｏ回路１３６、及び
切出回路４は、第１図で示した制御回路５のクロ
ツクパルスと同期して動作する。また、参照デー
タメモリ１３７は、フレームメモリ１３０中で欠
陥候補パターンや90゜の角が存在する水平方向
（水平走査方向）のビツト列のみの設計特徴情報
を保持し、フラグメモリ１３０は、フレームメモ
リ１３０の垂直方向のビツト数、ここでは1024ビ
ツトと同じビツト数で構成され、フレームメモリ
１３０の水平方向のビツト列（1024列分）に設計
特徴情報があれば、対応するフラグメモリ１３８
のビツトに「１」が保持され、設計特徴事項がな
ければ「０」が保持される。この操作は全てＩ／
Ｏ回路１３６によつて行なわれる。

次に、この記憶回路１１中の90゜角検出回路６
について、第１２〜１４図に基づいて具体的説明
する。

第１２図のAA〜PPは検出すべきすべての90゜
の角を示し、AA〜PPまでの16個の正方形は、切
出回路４によつて切出される窓１０２に相当する
ように領域を示す。そして各正方形において、斜
線部は例えばクロム面に対応した「１」の領域を
白部はガラス面に対応した「０」の領域を示す。
そして、90゜角検出回路６は第１３図に示すよう
に、上記AA〜PPまでの90゜角パターンをテンプ
レートとしてマツチング回路１０９中に備えてい
る。マツチング回路１０９には、16個のアンド回
路があり、各アンド回路が夫々、AA〜PPに示し
たテンプレートを構成する。16個の各アンド回路
の入力は、前述の切出部１０３中の所定ビツトに
接続されている。

そこで、例えば第１２図のBBのテンプレート
を構成するには、第１４図のように、切出部１０
３中の11ビツトをアンド回路に入力すればよい。
この90゜の角を検出する16個のテンプレートは、
角の頂点が16×16ビツト中のビツト（Ｈ・９）に
定められている。しかも、その周囲に隣接したビ
ツトもアンド回路に入力するように定められてい
る。第１４図においてはビツト（Ｉ・９）とビツ
ト（Ｈ・10）である。従つて、ビツト（Ｈ・９）
と（Ｉ・９）は前述のような規定ビツト対を成
し、ビツト（Ｈ・９）と（H.10）も規定ビツト
対を成す。他のテンプレートについても同様に、
第１２図の各90゜の角に合わせて各アンド回路の
入力ビツトが定められている。マツチング回路１
０９中の16個のアンド回路の各出力は全て、オア
回路１１０に入力する。このオア回路１１０の出
力を信号CAD２とすると、信号CAD２と、欠陥
候補パターン検出回路３００の信号CAD１とは
所定のタイミングに調整されて、次のオアゲート
１１１で論理和の演算をする。これにより、信号
CAD１とCAD２と合成した、すなわち欠陥候補
パターンの情報と90゜角情報とを合成した設計特
徴情報としての信号CADが得られる。一方、Ｒ
−Ｓフリツプフロツプ（以下RS−Ｆ・Ｆとする）
３０１は信号CADと信号RSTとを入力してライ
ンフラグ信号（以下、信号LFとする。）を出力す
る。このRS−Ｆ・Ｆ３０１は、フレームメモリ
１３０の１水平走査線の２値信号が読出回路１３
１によつて出力される直前に、信号RSTが入力
してリセツトされ、信号LFは「０」となる。従
つて、信号CADが何らかの設計特徴情報として
「１」になると、その時点からRS−Ｆ・Ｆ３０１
はセツトされ、信号LFは「０」から「１」に反
転する。また説明は相前後するが、上述の如く16
個のテンプレートのうち、例えばその１つは第１
４図のようにビツト位置が定められる。この図か
らもわかるように、切出部１０３がフレームメモ
リ１３０中の２値画像をクロツクパルスに同期し
て順次切出すとき、信号CAD２はクロツクパル
スの２パルス分以上に連続して「１」となること
はない。すなわち、信号CAD２は16種類の90゜の
角に関して、フレームメモリ１３０の１水平走査
線内でかならず孤立した「１」となる。

尚、この90゜角検出回路６は、レチクル１の実
際の比較検査時には動作しないものであり、記憶
回路１１が設計データから設計特徴情報を抽出し
て参照データを作成するときのみに必要な回路で
ある。

さて次に、第１１図において参照データメモリ
１３７及びフラグメモリ１３８が90゜角情報を保
持する動作について、第１５，１６図を参照して
説明する。その一例として、第１１図のようにフ
レームメモリ１３０中に、斜線部のような矩形状
のパターン１３２が生成されているものとする。

第１５図において、切出回路４によつて切出さ
れた２値情報１３３は、フレームメモリ１３０中
の矩形領域１４０（以下、窓１４０とする。）に
相当する。この窓１４０は、矢印のように、フレ
ームメモリ１３０中を走査する。参照データメモ
リ１３７は、窓１４０の水平方向の１走査分に対
して、512ビツトが用意されている。（以下、この
512ビツトを１ライン分のメモリと呼ぶ。）窓１４
０が、図のように角のある部分を水平に走査する
際、走査の初めのところでは、パターン１３２の
90゜の角がないので、90゜角検出回路６の信号CAD
は「０」であり、１ライン分のメモリの初めの部
分M₁には「０」が書き込まれる。尚、窓１４０
の走査が２ビツト行なわれる毎に、１ライン分の
メモリでは１ビツトづれた隣りのビツトに２値論
理を格納していく。従つて、１ライン分のメモリ
は、フレームメモリ１３０の水平方向の1024ビツ
トの情報を1/2に圧縮して保持することになる。

さらに走査が進み、窓１４０がパターン１３２
の左上に位置した90゜の角をとらえると信号CAD
は「１」となり、１ライン分のメモリ中の対応す
るビツトB₁に角の存在を示す「１」が保持され
る。そして、角の存在しないところは、１ライン
分のメモリの対応する部分M₂に「０」が書き込
まれる。このように窓１４０が角の存在する部分
を１走査すると、第１５図のように１ライン分の
参照データが作られる。

そこで、実際のパターンとして、第１１図に示
すフレームメモリ１３０中に設計データに基づい
て２値画像化されたパターン１３２が存在した場
合、参照データメモリ１３７と、フラグメモリ１
３８には、第１６図のような情報が保持される。
パターン１３２上で90゜の角は４つあり、それぞ
れの角の位置に対応して90゜角検出回路６の第２
の検知情報である信号LFは「１」となる。尚、
フレームメモリ１３０中のビツトパターンに角が
存在するのは、２本の水平ビツト列上のみである
ので、参照データメモリ１３７には、２ライン分
のメモリL₁，L₂のみに参照データが保持される。
一方、フラグメモリ１３８には、信号LFに基づ
いて1024ビツトのうち、フレームメモリ１３０の
２本の水平ビツト列に対応した２つのビツトに
「１」を、他のビツトには全て「０」を立てた１
画面分のフラグデータが作成される。尚、以上の
説明で、参照データメモリ１３７とフラグメモリ
１３８は、1024×1024ビツトの１画面に相当する
領域のみを保持するが、実際にはレチクルの欠陥
を撮像装置２の映像信号の入力に基づいて検査す
る前に、レチクル上の１画面分毎に設計データか
ら、参照データとフラグデータが作成され、前述
の計算機１０の記憶装置に保持される。例えばレ
チクル全面を10×10、すなわち100画面に分けて、
検査するとすれば、その記憶装置はフラグデータ
の記憶用として、1024×100ビツトの固定された
ビツト長のメモリ容量が必要となる。一方、参照
データの記憶用として、フラグメモリ１３８中の
論理「１」のビツト数だけ512ビツトの１ライン
分のメモリ容量が必要となる。従つて、例えばフ
ラグメモリ１３８中の1024×100ビツトに「１」
の数が1000あれば、参照データの記憶用として、
512ビツト×1000の容量が必要となる。

次に他の例として、フレームメモリ１３０中
に、第１７図に示すような微小段差を伴つたエツ
ジを含むパターン（図中の斜線部）が存在したも
のとする。第１５図に示したのと同様に、フレー
ムメモリ１３０中を窓１４０が走査したとき、窓
１４０中に水平エツジSUとSDとが現われたもの
とする。尚、説明を具体的にするために、水平エ
ツジSUとSDとの垂直方向の段差は３画素分と
し、かつ水平エツジSUとSDとは垂直なエツジで
結ばれているものとする。

今、窓１４０の中心を通つて、上側と下側を２
等分するような位置に水平エツジSUが現われた
ものとすると、このとき欠陥候補パターン検出回
路３００の160種類のテンプレートのうち、第４
図のＡを180゜回転して白黒（「０」、「１」）を反
転してテンプレートのみがマツチングする。そし
て、窓１４０の水平方向の走査により、信号
CAD１は第６図で説明したように連続した「１」
となる。このテンプレートでは、規定ビツト対の
水平方向が４画素分離間しているので、窓１４０
が水平方向に４画素移動する間、欠陥候補パター
ン３００の信号TMPLは４クロツクパルス分だ
け「１」となる。このため、信号CAD１は信号
TMPLの最後に１ビツト分「１」を付け加えて、
５ビツト分だけ「１」となる。従つて、参照デー
タメモリ１３７の１ライン分のメモリL₁中には、
水平方向の位置に対応した部分SUBの５ビツト
に「１」が保持される。さらに窓１４０が水平方
向に移動すると、90゜の角CCが現われる。この場
合、第１５図で説明したように90゜角検出回路６
の信号CAD２は１ビツト分だけ「１」となる。
従つて、１ライン分のメモリL₁中で角CCの存在
位置と対応したビツトCCBに「１」が保持され
る。そして、フラグメモリ１３８中の対応するビ
ツトには信号LFに基づいて「１」が保持される。

次に、窓１４０がその水平走査位置から３画素
分下の水平走査位置にきたとき、第４図のＡのテ
ンプレートが水平エツジSUとSDとからなる段差
を検出する。このときも信号CAD１は５ビツト
分だけが「１」となり、１ライン分のメモリL₂
中には、水平方向の位置に対応した部分SDBの
５ビツトに「１」が保持され、かつフラグメモリ
１３８中にも対応するビツトに「１」が保持され
る。

このように、微小な段差を伴う水平エツジが窓
１４０中に現われるときは、フラグメモリ１３８
中の２ビツトに「１」が記憶され、参照データメ
モリ１３７中には２ライン分のメモリに参照デー
タが記憶される。

尚、参照データメモリ１３７は、窓１４０に欠
陥候補パターンや90゜の角が現われないときは、
前述の如く１ライン分のメモリ中の対応する部分
に「０」を1/2圧縮して記憶する。

次に、フレームメモリ１３０中に第１８図に示
すように90゜で屈曲した微小な段差を伴つた斜め
45゜のエツジが存在したものとする。ここで図中
の斜線部はパターンのクロム面を表わす。尚、説
明上、その段差の大きさは、斜め135゜の方向で２
画素分程度とする。そこで、前述と同様に窓１４
０がフレームメモリ１３０中を走査すると、この
斜め45゜のエツジの段差部は第４図ののテン
プレートと、そのテンプレートを180゜回転して、
白黒（「０」、「１」）を反転したテンプレートとに
より検出されるものとする。この場合、その２つ
のテンプレートにより検出されるタイミングは、
窓１４０の水平方向の１走査中においては１クロ
ツクパルス分、すなわち１ビツト分だけであり、
垂直方向には隣りの水平走査線上で斜めに１クロ
ツクパルス分（１ビツト分）ずれている。従つ
て、第１８図に示すように、フラグメモリ１３８
中には、２ケ所、F₁，F₂の連続した２ビツトを
「１」にしたフラグデータが記憶される。一方、
参照データメモリ１３７中には、４ライン分のメ
モリL₁，L₂，L₃，L₄に参照データが記載される。
この場合各メモリL₁、L₂、L₃、L₄、中には、欠
陥候補パターン検出回路３００の信号CAD１
（すなわち信号CAD）に基づいて、水平方向に２
ビツト分だけ「１」が保持される。しかも、各メ
モリL₁，L₂，L₃，L₄中の「１」の位置は例えば
図のように斜めにずれる。

以上のように、フレームメモリ１３０中に存在
する各種のパターンから、参照データメモリ１３
７、フラグメモリ１３８中に、夫々設計特徴情報
としての信号CADと信号LFに基づいて参照デー
タとフラグデータとが作成される。尚、フレーム
メモリ１３０に生成された２値画像は撮像装置２
の１画面に相当するから、レチクル１の１画面分
の参照データとフラグデータとが作成されると、
そのデータは計算機１０の記憶装置へ転送され
る。そしてレチクル１の次の１画面分について上
述と同様にデータを作成して順次計算機１０の記
憶装置へ転送する。記憶回路１１はこのようにレ
チクル１全面について設計特徴情報を検出する。

尚、レチクル１の全面分の設計特徴情報は、非
検査時に計算機１０の記憶装置、例えば磁気デイ
スク装置に記憶される。そして実際の検査のとき
には、この磁気デイスク装置から計算機１０を介
してレチクル１の１画面分の設計特徴情報が記憶
回路１１の参照データメモリ１３７やフラグメモ
リ１３８に転送される。

ところで、Ｉ／Ｏ回路１３６は、その検査時に
は参照データメモリ１３７とフラグメモリ１３８
に格納されたデータを、各々のメモリから順番に
参照信号１３９として出力するように制御する。
参照信号１３９は、フラグメモリ１３８中のビツ
トが「０」ならば、時系列の論理信号として、
「０」を512ビツト分出力し、ビツトが「１」なら
ば、そのビツトに対応した参照データメモリ１３
７の１ライン分のデータを時系列的に出力する。

次に、第１図で示した検査時に働く特徴切出回
路１２と比較回路８について第１９図により説明
する。

特徴切出回路１２は、直列シフトレジスタ列か
ら構成されている。直列シフトレジスタ列のう
ち、10ビツトレジスタ１６０が９段並んだところ
を参照窓１５０とする。各10ビツトレジスタ１６
０には、512ビツトのレジスタ１６１が直列に接
続されている。Ｉ／Ｏ回路１３６からの参照信号
１３９は、10ビツトのレジスタ１６０から、制御
回路５のクロクツパルスに同期して、１ビツトず
つ直列シフトレジスタ列に転送され、シフトされ
る。尚、シフトするタイミングは、実際には、ク
ロツクパルスの２クロツクで１回シフトするよう
になつている。参照窓１５０の10×９ビツトの90
ビツト分の２値情報１５１は、そのまま比較回路
８に入力する。

ここで、Ｉ／Ｏ回路１３６と特徴切出回路１２
及び比較回路８の動作について説明する。

制御回路５が、第２図で示した１水平走査線の
初めの１クロツクを出力する前に、Ｉ／Ｏ回路１
３６は、フラグメモリ１３８中のその走査線に対
応したビツトが「０」が「１」かを調べて、それ
が「１」ならば、参照データメモリ１３７中のそ
の１ライン分の参照データ（512ビツト）を、２
クロツクパルス毎に１ビツトずつ参照信号１３９
として出力する。もしそのビツトが「０」なら
ば、その水平走査の期間中（1024クロツク）は、
参照信号１３９として512ビツト分の「０」を２
クロツクパルス毎に出力する。それら出力は、直
列シフトレジスタ列によつて、順次シフトされて
いく。また撮像装置２の帰線時間中は、10ビツト
分の「０」を参照信号１３９として発生し、直列
シフトレジスタ列も10回シフトされる。このよう
に、検査の開始に応答して、参照データメモリ１
３７の内容とフラグメモリ１３８の内容で定まる
参照データが、順次、参照窓１５０によつて切出
される。この際、参照信号１３９は、撮像装置２
の帰線期間中に10ビツト分空送りされるので、特
徴抽出回路１２内の各ライン相互間で参照データ
の位置がずれることはない。尚、検査の開始か
ら、欠陥候補パターン検出回路３００、エツジ検
出回路７も作動し、レチクル１上のパターンエツ
ジに関する信号TMPLと信号EDSと比較回路８
に出力する。

第２０図ａは、参照窓１５０に現われる設計特
徴情報を示した一例である。矩形状の参照窓１５
０の10×９ビツトのビツト位置を（ｘ・ｙ）で表
わすと、ｙ＝４とｙ＝８のｘ方向のビツト列は、
参照データから取り込まれた論理値であり、他の
ｙ列は、フラグメモリ１３８中の各ビツトが
「０」のための論理値「０」が取り込まれている。
尚、これは図中「・」印で表わす。

前述のように、特徴切出回路１２の切出動作に
同期して、第２図で示したレチクル１上のパター
ンを撮像した１画面中の窓１０２も移動する。こ
のとき、窓１０２中に第２０図ｂに示したエツジ
のふくらみＢが現われたとすると、欠陥候補パタ
ーン検出回路３００はこのふくらみを水平エツジ
の段差として検出し、信号TMPLは「１」とな
る。（すなわちパターンフラグを立てる。）比較回
路８は信号TMPLの「１」を入力したとき、参
照窓１５０の２値情報１５１を（ｘ、ｙ）＝（１、
１）から（ｘ、ｙ）＝（10、９）まで１ビツト毎に
調べてｘ方向に２ビツト以上連続して「１」があ
るか（すなわち、設計上欠陥候補パターンが存在
するか否か）を調べる。もし参照窓１５０中に
「１」がなかつたり、あつても「１」が孤立して
いるならば、比較回路８は欠陥ありとする欠陥情
報ERRを計算機１０に出力する。また、参照窓
１０２中に第２０図ｂに示したように90゜の角が
斜めに欠けた欠損部Ａが現われたとすると、欠陥
候補パターン検出回路３００はこれを135゜の角と
みなし、同様に信号TMPLは「１」となる。そ
して上述と同様に比較回路８により参照窓１５０
を調べ、設計データに欠陥候補パターンがあるか
否か調べる。例えば設計データに基づく本来のパ
ターンが第２０図ｃに示すような形であれば、欠
損部Ａの位置の参照データは90゜の角を示す孤立
した「１」しかないので比較回路８は欠陥情報
ERRを出力する。また、同図中Ｂの位置に対応
した参照データ中には孤立した「１」しか存在せ
ず、やはり比較回路８は欠陥情報ERRを出力す
る。また、設計データが第２０図ｄに示すパター
ンならば参照データ中のＢの位置には欠陥候補パ
ターンとして連続した２ビツト以上の「１」が存
在するので欠損部Ａを捉えたときのみ比較回路８
は欠陥情報ERRを出力する。

また、逆に参照窓１５０の中央部、例えば
（ｘ、ｙ）＝（５、４）、（５、５）、（５、６）の３
ビツトに010という「１」が孤立したビツトパタ
ーンが検出された場合には、それは本来設計デー
タ上に90゜の角があることを意味している。そこ
で比較回路８はそのビツトパターンを検出したと
き、第１図及び第９図に示すエツジ検出回路７の
信号EDSを入力して、対応するレチクル上の位
置にエツジがあるか否かを調べる。もしなければ
本来設計上存在すべき90゜の角がレチクル上のパ
ターンでは失われているものとして、欠陥情報
ERRを出力する。尚、この比較回路８は、欠陥
の有無を表わす欠陥情報ERRのみでなく、その
欠陥の位置に関する情報も同時に出力する。これ
は、制御回路５のクロツクを計数すれば容易に得
られる。このように比較回路８は本来90゜の角と
して設計されたものが微小に丸まつたりした場合
や、或いはレチクル上のパターンエツジに微小凹
凸が生じている場合などのパターンの欠陥を精度
よく検出できる。

また、本発明の実施例において、欠陥候補パタ
ーン検出回路３００中のマツチング回路は、１つ
の欠陥候補パターンを検出するのに、例えば第４
図のＡのように16×16ビツト中の11ビツトから
２値信号を取り出している。この図で示したよう
に、16×16ビツト中、ビツトパターンのエツジが
通過するビツト、例えばビツト（Ｇ、２）と
（Ｊ、２）、ビツト（Ｇ、６）と（Ｊ、６）の間
は、２ビツトの余裕がある。一般に、ITV等に
よつて撮像され、２値化されたビツトパターン
は、直線が滑らかではなく１、２画素分の凹凸が
生じやすい。そこで、この凹凸を許容して、段差
の検出ができなくなるのを防ぐために、その余裕
が設けられている。

また、実施例において、第７図に示した欠陥候
補パターン検出回路３００中のマツチング回路１
０６には、第５図で示したようなアンド回路が各
テンプレートに応じて160個用意されている。こ
れは、160種類のテンプレートのうち、どのテン
プレートでマツチングが取れたかを知るために、
夫々独立してアンド回路を設けたに他ならない。
そこで、どのテンプレートでマツチングしたかを
知る必要がない場合は、いくつかのテンプレート
を共通にすることができる。このことについて、
第２１図を用いて説明する。

第２１図は、マツチング回路１０６中に前述の
アンド回路と同様に設けられる回路である。この
回路は、一例として第４図のＡ〜Ｈの８つのテン
プレートを同時に構成するものである。この８つ
のテンプレートの「１」、「０」のビツトパターン
のうち、ビツト（Ｊ・２）、（Ｊ・４）、（Ｊ・６）、
（Ｊ・７）（Ｇ・２）、（Ｇ・４）、（Ｇ・６）、（Ｇ
・
７）の８ビツトは全て共通である。そこで、まず
アンドゲート２００で上記８ビツトのビツトパタ
ーンを検出する。そして、第４図のＡ〜Ｈの８つ
のテンプレートで異なるビツトパターンの部分に
ついて、それぞれ８つのアンドゲート２０１〜２
０８を設ける。尚、このアンドゲート２０１〜２
０８の各入力に接続されるテンプレート中のビツ
トは、第２１図中に示す通りである。そして８つ
のアンドゲート２０１〜２０８の各出力は、８入
力のオアゲート２０９に接続される。オアゲート
２０９の出力信号と、アンドゲート２００の出力
信号とアンドゲート２１０に入力する。そしてこ
のアンドゲート２１０の出力は第７図に示したオ
ア回路１０７の１つの入力端子に接続される。

この回路構成において、第４図のＡ〜Ｈのう
ち、点線で示したようなエツジがどれか１つでも
現われると、アンドゲート２００が「１」を出力
し、アンドゲート２０１〜２０８のうちそのエツ
ジに対応したアンドゲートが「１」を出力する。
このためオアゲート２０９も「１」を出力するか
ら、アンドゲート２１０は「１」を出力する。従
つて欠陥候補パターン検出回路３００は、第４図
のＡ〜Ｈに示した８つのテンプレートのうち、い
ずれか１つがマツチングしたものとして、信号
TMPL信号CAD１を「１」にする。

このように、第２１図に示した回路を用いれ
ば、マツチング回路１０６が極めて簡単化される
と共に、マツチング回路１０６と切出回路４とを
接続する配線の本数が低減しコンパクトになると
いう利点がある。

また、本発明の実施例において、参照データは
１走査線に対して、１ライン分のメモリが用意さ
れていたが、２走査線分を１ライン分のメモリに
まとめることができる。このことについて、第２
２図に基づいて説明する。第２２図に示した回路
は、例えばＩ／Ｏ回路１３６中に設けられて、偶
数番目の走査線と奇数番目の走査線とから得られ
る参照データを合成する合成回路の一例である。
この合成回路において、遅延器４００には、フレ
ームメモリ１３０の１水平走査線（1024ビツト
分）中から得られる設計特徴情報を1/2の512ビツ
トに圧縮した信号IXDが印加される。遅延器４０
０は、信号IXDを512ビツト分遅延した信号
IXD′を次のオア回路４０１へ出力する。このオ
ア回路４０１は、信号IXDと信号IXD′との論理
和を演算して、アンド回路４０２に出力する。ア
ンド回路４０２は、フレームメモリ１３０中の水
平走査線に応じて論理値が変化するような信号
SWSによつて制御される。この信号SWSは、例
えばフレームメモリ１３０中の偶数番目の走査線
を読み出すときには、「１」となり、奇数番目の
走査線を読み出すときには「０」となる。

このような合成回路において、信号SWSが
「１」のとき、信号IXDと信号IXD′とが合成され
て、アンド回路４０２から出力される。この出力
信号を、参照データとして参照データメモリ１３
７の１ライン分に記憶する。このようにすること
で、参照データメモリ１３７の記憶容量は低減さ
れる。もちろん、フレームメモリ１３０中で２つ
の水平走査線上に検出すべき欠陥候補パターンや
90゜角が存在しなければ、参照データメモリ１３
７中のメモリには何の情報も保持されない。

また、参照データメモリ１３７中で１ライン分
のメモリに記憶された内容に関して、前述の実施
例においては、第１７図のように説明上「１」が
５つ連続していた。しかしながらこの「１」の数
自体も1/2に圧縮することができる。すなわち欠
陥候補パターン検出回路３００によつて作られた
信号TMPLを制御回路５のクロツク信号の周波
数を1/2にしたパルス信号でサンプリングして圧
縮する。そして、圧縮された信号中の「１」の次
の１ビツト分に「１」を付加する。従つて、第１
７図で示したように、信号TMPLとして「１」
が４つ連続するようなときは、1/2に圧縮されて、
信号CADは３ビツト分の「１」となる。このこ
とについて、第２３図により説明する。第２３図
ａは90゜角検出回路６の信号CAD₂を1/2に圧縮
（1024ビツト分の情報を512ビツト分に圧縮）し
て、信号CADを得る様子を示したものである。
信号CAD₂は孤立した「１」となるが、信号CAD
中においても孤立した「１」となる。一方、第２
３図ｂは、欠陥候補パターン検出回路３００が第
１７図で示したような水平エツジの段差を検出し
たとき出力する信号TMPLと信号CADとの関係
を示すものである。上記の場合、信号TMPLは
１水平走査の1024ビツト中連続した４ビツトが
「１」となり、これを1/2に圧縮すると、512ビツ
ト中の２ビツトが「１」となり、さらに第２３図
ｂの矢印で示す如く、その最後に１ビツト分
「１」が付加される。このため、信号CADは512
ビツト中、連続した３ビツトが「１」となる。こ
のように、１水平走査に対応する１ライン分のメ
モリ中においても、「１」の数を圧縮することが
できるので、フレームメモリ１３０中の２値画像
において、１水平走査線上に多数の段差や微小凹
凸が現われた場合でも、その各段差や微小凹凸を
もれなく参照データメモリ１３７に記憶すること
ができる。尚、以上の実施例で不図示ではある
が、ステージ１４の２次元的な位置は、光波干渉
計等によつて常に座標値として計測されている。
このステージ１４の座標値は、計算機１０へ入力
されている。撮像装置として、例えばITV２が
レチクル１を撮像して実際の検査を開始すると
き、計算機１０は、駆動手段１３を、ステージ１
４の座標値に応じて制御する。すなわち、ステー
ジ１４は、ITV２がレチクル１の１画面分の領
域を撮像して、前述のような比較動作が完了する
と、隣りの１画面分の領域を撮像するように移動
する。このとき第１図に示したストロボ装置１５
の発光によつて、ITV２は１画面を入力する。

以上要約すれば本発明は被検査物上に設計情報
に基づいて作られた幾何学的な明暗のパターンが
設計通り形成されているか否かを検査する装置で
あり、そのパターンを撮像して画像情報を出力す
る撮像手段２，３及び４と、この画像情報に基づ
いてパターンの明暗の境界線が所定の段差で屈曲
していることを検知したとき第１の検知情報
TMPLを発生する検知手段３００と、設計情報
に基づいて設計上パターンの境界線に段差がある
ことを検知したときその段差の設計上存在すべき
撮像領域中の位置に応じて第２の検知情報CAD、
LFを記憶する記憶手段１１と、第１の検知情報
が発生したとき、記憶手段中に撮像領域中の位置
に対応した第２の検知情報が存在するか否かを検
査して、存在しないときには欠陥情報を発生する
検査手段８，１２とを備えた構成からなる。

このような本発明によれば従来のようにITV
等によつてレチクルやマスクを撮像し、走査線毎
に画素単位で回路パターンの画像情報を保持する
必要がない。すなわち回路パターンのエツジ形状
として、欠陥として現われやすい段差を検出して
いるので、設計情報から予め用意しておく回路パ
ターンの設計上の特徴情報（参照データ）も６種
類で少なく、しかも設計データに於いて６種類の
何れかに該当する部分のみを記憶しておくので大
容量の記憶装置が不要であり、更に該データ量が
少ないので、高速でパターンの欠陥の有無を判定
出来るという利点がある。又切り出し手段及びパ
ターン特徴検出用テンプレート手段は、設計デー
タ及び撮像データに共用するので一組備えれば良
く、構成が簡単である。実施例では比較検査時に
はエツジ検出回路７を用いて、撮像装置２の解像
力等の問題により生じる角の丸みは欠陥としない
ようにしている。このため、検査結果がより正確
なものとなる。さらに、設計情報に基づいて作成
された参照データ中で、エツジの段差と90゜の角
は判別できるように、それぞれテンプレートが定
められているから、段差のうち90゜の角度で屈曲
した段差でも、正確に段差として符号化されう
る。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロツク図であ
る。第２図は第１図のブロツクの部分の詳細を示
す図である。第３図はレチクル上のxy座標系で
のICの矩形パターンを示す図である。第４図は
パターンエツジの欠陥候補パターンの代表例を示
す図である。第５図はテンプレートを構成するア
ンド回路の図である。第６図はテンプレートと水
平エツジとの関係を示す図である。第７図は欠陥
候補パターン検出回路の回路図である。第８図は
エツジ検出のために設定された９×９画素の矩形
領域を示す図である。第９図はエツジ検出回路の
例を示す回路図である。第１０図はエツジ検出領
域に現われた像の例を示す図である。第１１図は
記憶回路の詳細な回路図である。第１２図は検出
すべきすべての90゜の角を示す図である。第１３
図は90゜角検出回路の例を示す回路図である。第
１４図はテンプレート構成を示すための図であ
る。第１５図と第１６図は90゜角情報を保持する
動作を説明する図である。第１７図はフレームメ
モリ中に微小段差を伴つたエツジを含むパターン
が存在する場合を説明する図である。第１８図は
フレームメモリ中に90゜で屈曲した微小な段差を
伴つた斜め45゜のエツジが存在する場合を説明す
る図である。第１９図は特徴切出回路と比較回路
の構成を示す図である。第２０図は参照窓に現わ
れる設計特徴情報の例を示した図である。第２１
図は第４図のＡ〜Ｈの８つのテンプレートを同時
に構成するものの回路図である。第２２図は参照
データ合成回路の例を示す回路図である。第２３
図は信号CADと信号TMPLの信号波形を示す図
である。〔主要部分の符号の説明〕、撮像手段……２，
３，４、検知手段……３００、第１の検知情報…
…TMPL、記憶手段……１１、第２の検知情報
……信号CAD、信号LF、検査手段……８，１
２。

Claims

【特許請求の範囲】１設計２値データから得られる設計パターンの
所定領域と、被検物を撮像して得られる撮像２値
パターンの所定領域とを順次重複しつつ全領域に
わたつて切り出し、前記設計２値パターンから切
り出した所定領域と前記撮像２値パターンから切
り出した所定領域との位置的に対応するもの同志
を比較することにより、前記設計２値パターンに
対する前記撮像２値パターンの差異を検出するパ
ターン欠陥検査方法において、前記設計２値パターンおよび前記撮像２値パタ
ーンの各々における前記所定領域の複数点でのデ
ータを予め指定することにより、少なくとも、段
差もしくは凹凸を有する水平線、段差もしくは凹
凸を有する垂直線、段差もしくは凹凸を有する
45゜斜線、段差もしくは凹凸を有する135゜斜線、
90゜の角度を有する角部、及び135゜の角度を有す
る角部の有無を前記各々の所定領域で検出したの
ち、該検出結果を各々２値コード化し、該２値コ
ード同志を比較することによつて、前記設計２値
パターンに対する前記撮像２値パターンの差異を
検出することを特徴とするパターン欠陥検査方
法。