JPH0371676A - ピエゾ抵抗素子 - Google Patents

ピエゾ抵抗素子

Info

Publication number
JPH0371676A
JPH0371676A JP20696989A JP20696989A JPH0371676A JP H0371676 A JPH0371676 A JP H0371676A JP 20696989 A JP20696989 A JP 20696989A JP 20696989 A JP20696989 A JP 20696989A JP H0371676 A JPH0371676 A JP H0371676A
Authority
JP
Japan
Prior art keywords
plane
silicon
etching
grooves
planes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20696989A
Other languages
English (en)
Other versions
JPH0797645B2 (ja
Inventor
Patoritsuku Jieemusu Furenchi
フレンチ・パトリック・ジェームス
Toshiaki Shinohara
俊朗 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP20696989A priority Critical patent/JPH0797645B2/ja
Publication of JPH0371676A publication Critical patent/JPH0371676A/ja
Publication of JPH0797645B2 publication Critical patent/JPH0797645B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、ピエゾ抵抗素子およびその製造方法に係り、
特に半導体基板上に形成したピエゾ抵抗素子に関する。
(従来の技術) 近年、半導体基板上に形成された半導体薄膜のピエゾ抵
抗効果による抵抗変化や変位による微小な容量変化を検
出することにより、加速度等を検出するようにした超小
形のピエゾ抵抗素子が注目されている。
このようなピエゾ抵抗素子は、薄膜技術を用いて形成さ
れるため、例えば、振動部分の長さが100μ箇程度、
厚さが1μ冒程度、チップ全体の大きさが111角程度
と極めて小形の素子を形成することができる。また、集
積回路によって他の素子と同一基板上に形成することが
できるという優れた特徴を有している。
このピエゾ抵抗素子構造の1つに、例えば、n型シリコ
ン基板表面にp生鉱散層からなる薄膜抵抗体パターンを
形成したものがある。
このようなピエゾ抵抗素子は、150℃以上の高温にな
るとpn接合を介してリーク電流が発生するという問題
がある。
そこで、この問題を解決すべく、2つの方法が提案され
ている。
その1つは、感圧抵抗体として多結晶シリコンを用い、
酸化シリコン膜によって絶縁分離するもので、このよう
にすれば高温下でもリーク電流が発生する心配はない。
しかしながら、この構造では感度が低下するという問題
がある。そこで、レーザ加工技術を用いた再結晶化技術
が提案されているが、この方法によっても、依然として
ゲージファクタは45以下であった。
もう1つは、SOI技術を用いた方法である。
このSOI技術を用いたピエゾ抵抗素子の製造工程を、
第4図(a)乃至第4図(「〉に示す。
すなわち、まず、第4図(a)に示すように、表面にp
生鉱散層3を形威してなる第1のシリコン基板2と、第
4図(b)に示すように、表面に酸化シリコン膜4を形
成してなる第2のシリコン基板1を用意する。
続いて、第4図(C)に示すように、これら第1および
第2のシリコン基板1.2をそれぞれp+拡散層3およ
び酸化シリコン膜4が内側となるように接合する。
そして、第4図(d)に示すように、第2のシリコン基
板をエツチング除去し、p+拡散層3を露呈せしめる。
この後、第4図(θ)に示すように、p生鉱散層3をバ
ターニングし、この上層を酸化シリコン膜5で被覆し、
さらに電極パターン6を形成している。
この方法によれば、250℃程度でも良好な電気的特性
を呈し、高いゲージファクタを示している。
しかしながら、この方法では2枚のシリコン基板を用い
、一方をエツチング除去するなど、極めて複雑な製造工
程を必要とするという問題があった。
(発明が解決しようとする課題) このように、従来のピエゾ抵抗素子の形成方法で、高温
下でも感度を維持することができるものを得ようとする
と、複雑な製造工程を必要とし、コストの高騰を招くな
どの問題があった。
本発明は、前記実情に鑑みてなされたもので、高温での
操作に耐え、高感度でかつ製造の容易なピエゾ抵抗素子
を提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) そこで本発明のピエゾ抵抗素子では、ピエゾ抵抗部が周
囲を酸化シリコン膜で絶縁分離されると共に、断面形状
が1つの(100)面と2つの+111)面で囲まれた
逆三角形をなすように形成された単結晶シリコンで構成
している。
また、望ましくは、ピエゾ抵抗部が<110>方向に平
行または垂直に配列されたp型シリコン層で構成される
ようにしている。
(作用) 上記構成により、ピエゾ抵抗素子の断面形状がシリコン
の1つの(100)面と2つの+111)面で囲まれた
逆三角形をなすように形成されているため、エツチング
制御性が良好で、寸法精度の高いものを得ることができ
る上、機械的強度が高いため、矩形の場合よりも小さく
することができ、感度の向上をはかることも可能となる
形成に際しては、表面が+1001面となるように構成
されたシリコン基板表面に側面が(110)面を持つよ
うに複数の溝を形威し、鎮魂の側面をアルカリエツチン
グ液を用いた異方性エツチングにより2つの溝で挾まれ
た領域の側面の(111)面を露出せしめ、整形するこ
とにより、容易に高精度の素子を形成することができる
すなわち、本発明のピエゾ抵抗素子は、シリコンのアル
カリ異方性エツチングでは、結晶方位によってエツチン
グ速度が大きく異なるため、エツチング方位を選択する
ことによってのみ、制御性の良好なエツチングを行うこ
とができ、形状の高精度化をはかるここが可能となる。
また、表面が酸化シリコン膜で覆われているうえ、pn
接合を用いていないため、リークの発生の心配もない。
さらに、<110>方向に平行または垂直に配列された
p型シリコン層でピエゾ抵抗部を構成すると極めて高感
度となる。
(実施例) 以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
このピエゾ抵抗素子は、第1図(a)および第1図(b
)に示すように、表面が+100)面の正方形状をなす
単結晶p型のシリコン基板20の周縁部および中心部に
それぞれ各辺に沿って伸長すると共に断面が(111)
面を構成する分離溝9a。
9b(9)を形成し、これら分離溝の間に断面形状が1
つの+1001面と2つの(111+面で囲まれた逆三
角形をなす島領域が形成され、この島領域が各辺に沿っ
て4つのピエゾ抵抗検出領域7a、7b、7c、7dを
構成してなるものである。
この4つのピエゾ抵抗検出領域7a、7b、7e、7d
は、周囲が酸化シリコン膜8を介して分離溝9内に充填
された多結晶シリコン膜10で互いに絶縁分離されると
共に、<110>方向に平行または垂直となるように各
辺に沿って、互いに直交するように配列され、各抵抗検
出領域7a。
7b、7c、7dの接続はp+シリコン領域11でなさ
れている。
ここで、第1図(a)は、第1図(b)のA−A断面図
である。
次に、このピエゾ抵抗素子の製造工程について説明する
まず、第2図(a)に示すように、表面が(1,00)
面をなすように形成されたp型シリコン基板20の上面
に酸化シリコン膜12、窒化シリコン膜13、酸化シリ
コン膜14の3層膜を順次堆積しこれらをフォトリソ法
により選択的に除去し、窓を形成する。
次いで、第2図(b)に示すように、この3層膜をマス
クとして塩素ガスを用いた反応性イオンエツチングによ
りシリコン基板20の表面を所定の深さまでエツチング
し、側面が(1101面を持つトレンチ15を形成する
この後、第2図(C)に示すように、これら3層膜をマ
スクとして水酸化カリウムKOIIを用いた異方性エツ
チングにより、シリコン基板20のエツチングを行い、
(1111面で囲まれた分離溝9を形成する。
このシリコン基板を点線aで示すように反応性イオンエ
ツチングを用いて側面が(11,01面を持つようにト
レンチを形成し、この状態で異方性エツチングを行なう
方法について考える。
水酸化カリウムKOHを用いた異方性エツチング速度リ
、シリコン基板のエツチングを行う場合、(1,101
面と(1001面と(111)面とのエツチング速度の
比は、約600 : 300 : 1であるため、トレ
ンチ側面は+1.111面が露出するまで速やかにエツ
チングされる。そして4つの(1111面が露出したと
ころでエツチングはほとんど停止する。
ここで、シリコン島の表面における幅をWl トレンチ
の深さを01工ツチング停止時のシリコン島の下部のク
ビレ部分の幅をS、(1101面と(111)面とのな
す角をe (e−35,26)とするとき、次のような
式が成立する。
W −S + 2 x Dtan e/ 2−− (式
)従って、シリコン島の表面における幅Wl トレンチ
の深さD1エツチング停止時のシリコン島の下部のくび
れ部分の幅Sのうちの1つを容易に設計することができ
る。
このようにしてエツチングを行った場合の、エツチング
停止時のシリコン島の下部のくびれ部分の幅Sくびれ部
の残った逆三角形断面を持つ柱状構造が形成されている
様子を示している。
このようにして、(111)面をエツチングストッパと
して、高精度の形状加工を極めて容易に行うことが可能
となる。
この後、分離溝表面を酸化し、酸化シリコン膜8を形成
して、シリコン島のくびれ部を酸化し、断面逆三角形状
の島領域を形成する。
そして、CVD法によりこの分離溝内に多結晶シリコン
膜を充填する。
この後、フォトリソ法により、表面の3層膜のコーナ一
部に窓を形成し、この窓を介して、ヒ素イオン等の不純
物拡散を行い、p生鉱散層11を形成した後、第2図(
d)に示すように、表面の3層膜を除去する。
そして、通常の方法で配線パターンを形成し、ピエゾ抵
抗素子が完成する。
このようにして形成されたピエゾ抵抗素子は、ピエゾ抵
抗領域の断面形状がシリコンの1つの+100)面と2
つの(111)面で囲まれた逆三角形をなすように形成
されているため、エツチング制御性が良好で、寸法精度
の高いものを得ることができる。
すなわち、本発明のピエゾ抵抗素子は、エツチング方位
を選択することによってのみ、制御性の良好なエツチン
グを行うことができ、形状の高精度化をはかることが可
能となる。
また、表面が酸化シリコン膜で覆われているうえ、pn
接合を用いていないため、リークの発生の心配もない。
ちなみに操作可能温度は、pn接合を用いた素子の場合
は精々150℃程度であったものが、この素子では25
0℃程度でも劣化を招くことはなかった。
また、この素子のゲージファクタは120程度となって
おり、従来の多結晶シリコンを用いた場合のゲージファ
クタ40に比べて、感度が大幅に向上していることが分
かる。
次に、本発明の第2の実施例について図面を参照しつつ
詳細に説明する。
この例では、上述したようなピエゾ抵抗素子が、第3図
(a)に示すように、n型シリコン層16内に形成され
たp型拡散領域17内に形成するか、または、第3図(
b)に示すようにn型バリア層19上に形成されたp型
エピタキシャル戊長層内に形成されており、このように
することにより、圧力センサのダイヤフラムとなる肉薄
部の形成に際して、pn接合を電気化学的エツチングの
エツチングストッパとして用いることができ、厚さの制
御が極めて容易となる。
ここで、70℃の水酸化カリウムをエッチャントとし、
n層に正の電界を印加するようにすれば、n型シリコン
層16あるいはn型バリア層19でエツチングは停止し
、ダイヤフラムとなる肉薄部の厚さの制御が容易に可能
となる。
〔発明の効果〕
以上説明したように、本発明によれば、単結晶シリコン
基板表面に、+1111面で囲まれた分離溝を形成し、
これら分離溝の間に形成され、断面形状が1つの(10
01面と2つの(111)面で囲まれた逆三角形をなす
島領域をセンサとして用いているため、形状加工が容易
で、高感度のピエゾ抵抗素子を得ることが可能となる。
【図面の簡単な説明】
第1図は本発明の第1の実施例のピエゾ抵抗素子を示す
図、第2図(a)乃至第2図(d)は第1図に示したピ
エゾ抵抗素子の製造工程を示す図、第3図(a)乃至第
3図(b)はそれぞれ本発明の他の実施例を示す図、第
4図(a)乃至第4図(f)は従来例のピエゾ抵抗素子
の製造工程を示す図である。 1・・・第1のシリコン基板、2・・・第2のシリコン
基板、3・・・p生鉱散層、4・・・酸化シリコン膜、
5・・・酸化シリコン膜、6・・・電極パターン、7・
・・ピエゾ抵抗領域、8・・・酸化シリコン膜、9・・
・分離溝、10・・・多結晶シリコン膜、11・・・p
+シリコン領域、12・・・酸化シリコン膜、13・・
・窒化シリコン膜、14・・・酸化シリコン膜、15・
・・トレンチ、16・・・n型シリコン層、17・・・
p型拡散領域、18・・・p型シリコン層、19・・・
n型バリア層、2o・・・p型のシリコン基板。

Claims (2)

    【特許請求の範囲】
  1. (1)シリコン基板表面に形成された4つの{111}
    面で囲まれ、内壁に酸化シリコン膜を形成してなる分離
    溝に囲まれた領域内に形成され、断面が1つの{100
    }面と2つの{111}面で囲まれた逆三角形をなすよ
    うに形成されたピエゾ抵抗部を含むようにしたことを特
    徴とするピエゾ抵抗素子。
  2. (2)前記ピエゾ抵抗部は、p型シリコン層からなり、
    〈110〉方向に平行または垂直となるように形成され
    ていることを特徴とする請求項(1)記載のピエゾ抵抗
    素子。
JP20696989A 1989-08-11 1989-08-11 ピエゾ抵抗素子 Expired - Fee Related JPH0797645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20696989A JPH0797645B2 (ja) 1989-08-11 1989-08-11 ピエゾ抵抗素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20696989A JPH0797645B2 (ja) 1989-08-11 1989-08-11 ピエゾ抵抗素子

Publications (2)

Publication Number Publication Date
JPH0371676A true JPH0371676A (ja) 1991-03-27
JPH0797645B2 JPH0797645B2 (ja) 1995-10-18

Family

ID=16532003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20696989A Expired - Fee Related JPH0797645B2 (ja) 1989-08-11 1989-08-11 ピエゾ抵抗素子

Country Status (1)

Country Link
JP (1) JPH0797645B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009019973A (ja) * 2007-07-11 2009-01-29 Fuji Electric Device Technology Co Ltd 半導体圧力センサ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4845308B2 (ja) * 2001-09-26 2011-12-28 日本電産コパル電子株式会社 半導体センサ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009019973A (ja) * 2007-07-11 2009-01-29 Fuji Electric Device Technology Co Ltd 半導体圧力センサ

Also Published As

Publication number Publication date
JPH0797645B2 (ja) 1995-10-18

Similar Documents

Publication Publication Date Title
JP3444639B2 (ja) 一体型圧力変換器の製造方法および装置
US5172205A (en) Piezoresistive semiconductor device suitable for use in a pressure sensor
JPH05304303A (ja) 加速度センサ及びその製造方法
JPS60158675A (ja) ダイヤフラムセンサ
EP0672898B1 (en) Semiconductor pressure sensor with polysilicon diaphragm and single-crystal gage elements and fabrication method therefor
WO2000034754A1 (fr) Capteur de pression a semi-conducteurs et son procede de fabrication
CN216559443U (zh) 一种mems基底及mems压力传感器
CN110627014B (zh) 一种在衬底上制作悬浮红外热堆的方法
KR100904994B1 (ko) 압력센서 제조방법 및 그 구조
JP2000155030A (ja) 角速度センサの製造方法
JPH09186347A (ja) センサおよびその製造方法
JPH0554709B2 (ja)
JPH0371676A (ja) ピエゾ抵抗素子
JPS63308390A (ja) 半導体圧力センサの製造方法
JPH11220137A (ja) 半導体圧力センサ及びその製造方法
CN214621548U (zh) 压力传感器
JP2803321B2 (ja) 半導体感歪センサ
JPH10111203A (ja) 静電容量式半導体センサ及びその製造方法
JPH0554708B2 (ja)
CN112924058B (zh) 压力传感器及其制造方法
JPS63237482A (ja) 半導体圧力センサの製造方法
JPH0337534A (ja) 半導体歪検出装置
CN118258524B (zh) 一种谐振式压力传感器及其制备方法
JPH0862078A (ja) 圧力センサー及びその製造方法
JPH06163941A (ja) 半導体圧力センサ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees