JPH0371771B2 - - Google Patents
Info
- Publication number
- JPH0371771B2 JPH0371771B2 JP57030035A JP3003582A JPH0371771B2 JP H0371771 B2 JPH0371771 B2 JP H0371771B2 JP 57030035 A JP57030035 A JP 57030035A JP 3003582 A JP3003582 A JP 3003582A JP H0371771 B2 JPH0371771 B2 JP H0371771B2
- Authority
- JP
- Japan
- Prior art keywords
- window
- film
- silicon
- emitter
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は、半導体装置の製造方法に関し、特に
不純物拡散後のウオツシユ・アウト工程に耐え得
る絶縁膜をマスクとするエミツタ・セルフアライ
ン法に関する。
不純物拡散後のウオツシユ・アウト工程に耐え得
る絶縁膜をマスクとするエミツタ・セルフアライ
ン法に関する。
(b) 従来技術と問題点
トランジスタのエミツタ領域形成のための不純
物拡散もしくは注入のためのマスクをそのまま該
エミツタの電極・配線形成の際の絶縁層とするこ
と、すなわち、不純物拡散等のためのマスクの窓
と絶縁層の電極窓とを共用にすることは合理的な
方法であつて、通常エミツタのセルフアライン
（Self align；自己整合）と呼ばれている。
物拡散もしくは注入のためのマスクをそのまま該
エミツタの電極・配線形成の際の絶縁層とするこ
と、すなわち、不純物拡散等のためのマスクの窓
と絶縁層の電極窓とを共用にすることは合理的な
方法であつて、通常エミツタのセルフアライン
（Self align；自己整合）と呼ばれている。
このエミツタのセルフアラインの最も簡明な例
は、第１図にその断面図を示す如く、シリコン基
板１にベース領域２を形成する際あるいは形成し
た後にシリコン基板１上に二酸化シリコンSiO2
膜３を形成し、所要のエミツタ形成領域上の
（SiO2）膜３にホトリソグラフイ法によつて選択
的に窓４を設けて、該窓４を前述のエミツタ領域
形成用不純物拡散等の窓及び電極窓とする方法で
ある。かかるエミツタ領域形成用不純物の拡散
後、電極形成に先立つて、電極とするアルミニウ
ム（Al）等の金属とエミツタ領域５とのオーミ
ツク接触を確保するために弗酸（HF）系溶液に
よるシリコン基板１表面の前処理（自然酸化膜あ
るいは前記エミツタ領域の形成の際にシリコン基
板１の表面に生成される薄い酸化膜の除去）が実
施される。この前処理はウオツシユ・アウト
（Wash out）工程と呼ばれるが、本従来例にお
いては、このウオツシユ・アウト工程において、
HF系溶液はシリコン基板上の酸化膜のみなら
ず、SiO2膜３をも溶解するために、前記窓４が
横方向に拡大される。この窓４の拡大幅がエミツ
タ領域５の横方向拡散長を超えるときは、エミツ
タ電極によつてエミツターベース間が短絡される
結果を招くために、不純物拡散工程及びウオツシ
ユアウト工程の管理が容易でない。
は、第１図にその断面図を示す如く、シリコン基
板１にベース領域２を形成する際あるいは形成し
た後にシリコン基板１上に二酸化シリコンSiO2
膜３を形成し、所要のエミツタ形成領域上の
（SiO2）膜３にホトリソグラフイ法によつて選択
的に窓４を設けて、該窓４を前述のエミツタ領域
形成用不純物拡散等の窓及び電極窓とする方法で
ある。かかるエミツタ領域形成用不純物の拡散
後、電極形成に先立つて、電極とするアルミニウ
ム（Al）等の金属とエミツタ領域５とのオーミ
ツク接触を確保するために弗酸（HF）系溶液に
よるシリコン基板１表面の前処理（自然酸化膜あ
るいは前記エミツタ領域の形成の際にシリコン基
板１の表面に生成される薄い酸化膜の除去）が実
施される。この前処理はウオツシユ・アウト
（Wash out）工程と呼ばれるが、本従来例にお
いては、このウオツシユ・アウト工程において、
HF系溶液はシリコン基板上の酸化膜のみなら
ず、SiO2膜３をも溶解するために、前記窓４が
横方向に拡大される。この窓４の拡大幅がエミツ
タ領域５の横方向拡散長を超えるときは、エミツ
タ電極によつてエミツターベース間が短絡される
結果を招くために、不純物拡散工程及びウオツシ
ユアウト工程の管理が容易でない。
前記従来例の方法を改善する試みとして、窒化
シリコン（Si3N4）膜を用いる方法が提案されて
いる。しかしながら、このSi3N4膜のエツチヤン
トはシリコンをもエツチングするために、第２図
にその断面図を示す如く、シリコン基板１上に
SiO2膜６を介してSi3N4膜７を設けることが必要
となる。Si3N4膜７はエミツタ拡散工程において
クラツクを生ずる危険が多いのみならず、ウオツ
シユアウト工程において、Si3N4膜７よりもSiO2
膜６が多量に横方向にエツチングされて、窓８の
端面はオーバーハング状となり、前記例と同様エ
ミツターベース間短絡の危険性が解決せず、又、
電極とするAl等の金属層が薄い場合には、断線
の危険性もある。
シリコン（Si3N4）膜を用いる方法が提案されて
いる。しかしながら、このSi3N4膜のエツチヤン
トはシリコンをもエツチングするために、第２図
にその断面図を示す如く、シリコン基板１上に
SiO2膜６を介してSi3N4膜７を設けることが必要
となる。Si3N4膜７はエミツタ拡散工程において
クラツクを生ずる危険が多いのみならず、ウオツ
シユアウト工程において、Si3N4膜７よりもSiO2
膜６が多量に横方向にエツチングされて、窓８の
端面はオーバーハング状となり、前記例と同様エ
ミツターベース間短絡の危険性が解決せず、又、
電極とするAl等の金属層が薄い場合には、断線
の危険性もある。
第一の従来例の方法を改善する他の試みとし
て、第３図にその断面図を示す多結晶シリコン膜
を用いる方法がある。この方法においては、シリ
コン基板１上に形成したSiO2膜３に窓４を設け
た後に、多結晶シリコン膜９を形成し、エミツタ
領域５形成のための不純物拡散は該多結晶シリコ
ン膜９を介して行う。この拡散後のウオツシユア
ウト工程において窓４の幅が拡大されることはな
い。しかしながら、多結晶シリコン膜９を介在さ
せることは好ましい方法ではなく、エミツタ電極
をAlにて形成する場合に多結晶シリコンとAlと
の間に良好なオーミツク接触を確保するための制
御が必要となるなどの不都合がある。
て、第３図にその断面図を示す多結晶シリコン膜
を用いる方法がある。この方法においては、シリ
コン基板１上に形成したSiO2膜３に窓４を設け
た後に、多結晶シリコン膜９を形成し、エミツタ
領域５形成のための不純物拡散は該多結晶シリコ
ン膜９を介して行う。この拡散後のウオツシユア
ウト工程において窓４の幅が拡大されることはな
い。しかしながら、多結晶シリコン膜９を介在さ
せることは好ましい方法ではなく、エミツタ電極
をAlにて形成する場合に多結晶シリコンとAlと
の間に良好なオーミツク接触を確保するための制
御が必要となるなどの不都合がある。
先に述べたウオツシユアウト工程における
SiO2膜３もしくは６のエツチングによる障害は、
ベース領域及びエミツタ領域の深さすなわち不純
物の拡散の深さを浅くするに伴つて重大な問題と
なつてきている。
SiO2膜３もしくは６のエツチングによる障害は、
ベース領域及びエミツタ領域の深さすなわち不純
物の拡散の深さを浅くするに伴つて重大な問題と
なつてきている。
(c) 発明の目的
本発明は、シリコン基板上に絶縁膜を形成し、
該絶縁膜に選択的に設けた窓よりエミツタ領域形
成のための不純物を該基板に導入し、前記窓内の
該基板面をウオツシユ・アウトした後に、該窓に
エミツタ電極を形成するエミツタ・セルフアライ
ン法において、エミツターベース間の短絡等の障
害を生じない製造方法を提供することを目的とす
る。
該絶縁膜に選択的に設けた窓よりエミツタ領域形
成のための不純物を該基板に導入し、前記窓内の
該基板面をウオツシユ・アウトした後に、該窓に
エミツタ電極を形成するエミツタ・セルフアライ
ン法において、エミツターベース間の短絡等の障
害を生じない製造方法を提供することを目的とす
る。
(d) 発明の構成
上記目的は本発明によりシリコン基板上には二
酸化シリコン膜及びその上にシリコン酸化窒化物
膜が形成され、二酸化シリコン膜には素子形成領
域の電極形成に対応する位置に窓が設けられ、シ
リコン酸化窒化物膜には、上記窓内でシリコン基
板に直接接触する周囲部分が残るような電極窓が
形成されており、該窓を通して所望素子形成用の
不純物がシリコン基板に導入され、続いて窓内に
表出するシリコン基板面が弗酸系溶液でウオツシ
ユアウトされた後窓に電極が形成されることを特
徴とする半導体装置の製造方法によつて達成され
る。
酸化シリコン膜及びその上にシリコン酸化窒化物
膜が形成され、二酸化シリコン膜には素子形成領
域の電極形成に対応する位置に窓が設けられ、シ
リコン酸化窒化物膜には、上記窓内でシリコン基
板に直接接触する周囲部分が残るような電極窓が
形成されており、該窓を通して所望素子形成用の
不純物がシリコン基板に導入され、続いて窓内に
表出するシリコン基板面が弗酸系溶液でウオツシ
ユアウトされた後窓に電極が形成されることを特
徴とする半導体装置の製造方法によつて達成され
る。
(e) 発明の実施例
以下本発明を実施例により図面を参照して具体
的に説明する。
的に説明する。
シリコン酸化窒化物（シリコンオキシナイトラ
イドSixOyNz）は、シリコン（Si）、二酸化シリ
コン（SiO2）のエツチヤントとして一般に使用
されているHF系溶液に対するエツチングレート
が低くSi，SiO2に対して選択性を与えることが
できる。
イドSixOyNz）は、シリコン（Si）、二酸化シリ
コン（SiO2）のエツチヤントとして一般に使用
されているHF系溶液に対するエツチングレート
が低くSi，SiO2に対して選択性を与えることが
できる。
又、シリコン酸化窒化物により形成された膜
は、窒化シリコン（Si3N4）とは異なり、膜内の
ストレスが少いために加熱処理によるクラツク発
生に強く、又、ホツトキヤリアとなる水素原子を
含まず半導体基板の活性領域面上に直接に接触し
た状態であつても、該半導体素子の特性にほとん
ど影響を与えない。
は、窒化シリコン（Si3N4）とは異なり、膜内の
ストレスが少いために加熱処理によるクラツク発
生に強く、又、ホツトキヤリアとなる水素原子を
含まず半導体基板の活性領域面上に直接に接触し
た状態であつても、該半導体素子の特性にほとん
ど影響を与えない。
シリコン酸化窒化物膜は以上述べた特徴をもつ
ために、これによつて前記目的を達成することが
可能となる。
ために、これによつて前記目的を達成することが
可能となる。
第４図は本発明の一実施例を示す断面図であ
る。図において１１はシリコン基板、１２は素子
形成領域を構成するベース領域、１３はSiO2膜、
１４はシリコン酸化窒化物膜、１５はエミツタ領
域、１６はエミツタ電極・配線を示す。
る。図において１１はシリコン基板、１２は素子
形成領域を構成するベース領域、１３はSiO2膜、
１４はシリコン酸化窒化物膜、１５はエミツタ領
域、１６はエミツタ電極・配線を示す。
シリコン酸化窒化物膜１４は、化学気相成長法
（以下CVD法という）によつて形成する。反応ガ
スとしては、例えばアルゴン（Ar）で１％程度
に希釈されたモノシラン（SiH4）にアンモニア
（NH3）、亜酸化窒素（N2O）を流量比で１：
３：10〜20に混合したガスを用い、プラズマ
CVD法による場合には反応温度400℃程度、プラ
ズマを利用しない場合には反応温度700℃乃至800
℃程度とする。このシリコン酸化窒化物膜１４の
厚さは200〔nm〕乃至500〔nm〕程度とされる。こ
のようなCVD法によつて形成されたシリコン酸
化窒化物膜１４の選択的除去を、ホトリソグラフ
イ法に従つてレジストマスクを用いて例えば濃度
50〔％〕HFをエツチヤントとして実施して、エ
ミツタを形成する領域上に窓を設ける。
（以下CVD法という）によつて形成する。反応ガ
スとしては、例えばアルゴン（Ar）で１％程度
に希釈されたモノシラン（SiH4）にアンモニア
（NH3）、亜酸化窒素（N2O）を流量比で１：
３：10〜20に混合したガスを用い、プラズマ
CVD法による場合には反応温度400℃程度、プラ
ズマを利用しない場合には反応温度700℃乃至800
℃程度とする。このシリコン酸化窒化物膜１４の
厚さは200〔nm〕乃至500〔nm〕程度とされる。こ
のようなCVD法によつて形成されたシリコン酸
化窒化物膜１４の選択的除去を、ホトリソグラフ
イ法に従つてレジストマスクを用いて例えば濃度
50〔％〕HFをエツチヤントとして実施して、エ
ミツタを形成する領域上に窓を設ける。
エミツタ領域１５の形成は、このシリコン酸化
窒化物膜１４をマスクとする、不純物を含有させ
た珪酸ガラス膜からの熱拡散により、もしくは、
イオン注入法により、該膜１４に設けた窓から不
純物をシリコン基板１１に導入し、拡散あるいは
活性化することによつてなされる。
窒化物膜１４をマスクとする、不純物を含有させ
た珪酸ガラス膜からの熱拡散により、もしくは、
イオン注入法により、該膜１４に設けた窓から不
純物をシリコン基板１１に導入し、拡散あるいは
活性化することによつてなされる。
前記不純物の導入処理後、電極形成に先立つて
HF系溶液によるウオツシユアウトを実施する
が、先に述べた如く、シリコン酸化窒化物はHF
系溶液によるエツチングレートが低く、該シリコ
ン酸化窒化物膜１４に形成された電極窓はエミツ
タ領域１５以内に設定される。
HF系溶液によるウオツシユアウトを実施する
が、先に述べた如く、シリコン酸化窒化物はHF
系溶液によるエツチングレートが低く、該シリコ
ン酸化窒化物膜１４に形成された電極窓はエミツ
タ領域１５以内に設定される。
次いで蒸着あるいはスパツタリング法等によつ
てAl膜を被着形成し、エミツタ電極・配線１６
ベース電極・配線１７等をパターニングするが、
この時シリコン酸化窒化膜１４は良好な絶縁膜と
して機能し、又、その窓内においてエミツタ領域
１５に接触しているエミツタ電極１６は該エミツ
タ領域１５内にあるために、前記従来技術による
方法において発生したエミツターベース間の短絡
障害を生じない。
てAl膜を被着形成し、エミツタ電極・配線１６
ベース電極・配線１７等をパターニングするが、
この時シリコン酸化窒化膜１４は良好な絶縁膜と
して機能し、又、その窓内においてエミツタ領域
１５に接触しているエミツタ電極１６は該エミツ
タ領域１５内にあるために、前記従来技術による
方法において発生したエミツターベース間の短絡
障害を生じない。
なお、第４図に見られるSiO2膜１３は、以上
説明したエミツタ形成工程に先立つてシリコン基
板１１上に既に形成されていたSiO2膜である。
このSiO2膜には素子形成領域の電極位置に対応
した部分に窓が設けられ、さらに基板上にはシリ
コン酸化窒化物膜が被着されている。従つて図示
の如く素子形成領域の電極形成部分ではこのシリ
コン酸化窒化物膜は直接シリコン基板上に接触し
ている。この様なシリコン基板に直接接触するシ
リコン酸化窒化物膜にはさらに周囲の直接接触部
分を残して電極窓が形成され、この窓を通して上
述のような不純物の導入処理、ウオツシユアウト
及び電極形成が行なわれる。
説明したエミツタ形成工程に先立つてシリコン基
板１１上に既に形成されていたSiO2膜である。
このSiO2膜には素子形成領域の電極位置に対応
した部分に窓が設けられ、さらに基板上にはシリ
コン酸化窒化物膜が被着されている。従つて図示
の如く素子形成領域の電極形成部分ではこのシリ
コン酸化窒化物膜は直接シリコン基板上に接触し
ている。この様なシリコン基板に直接接触するシ
リコン酸化窒化物膜にはさらに周囲の直接接触部
分を残して電極窓が形成され、この窓を通して上
述のような不純物の導入処理、ウオツシユアウト
及び電極形成が行なわれる。
従つて本発明では電極形成以外の部分はSiO2
膜１３とシリコン酸化窒化物膜１４の二重層とな
つているが、これは上部に形成される配線層の静
電容量を低減するのに役立つ。
膜１３とシリコン酸化窒化物膜１４の二重層とな
つているが、これは上部に形成される配線層の静
電容量を低減するのに役立つ。
即ち誘電率を比較すると、SiO2膜は約1.46であ
るのに対し、シリコン酸化窒化物膜は約1.85であ
り、シリコン酸化窒化物膜がシリコン基板上に全
面的に直接被着されていると、その上に形成され
る配線層の静電容量は、SiO2の場合に比較する
と大となり、配線層上の信号の伝播速度は小とな
る。しかし本発明では電極形成部分以外は、二重
構造となつているので、その部分の配線層の合成
静電容量は夫々の静電容量より小となり、これに
よつて配線層上の信号の伝播速度を高めることが
できる。
るのに対し、シリコン酸化窒化物膜は約1.85であ
り、シリコン酸化窒化物膜がシリコン基板上に全
面的に直接被着されていると、その上に形成され
る配線層の静電容量は、SiO2の場合に比較する
と大となり、配線層上の信号の伝播速度は小とな
る。しかし本発明では電極形成部分以外は、二重
構造となつているので、その部分の配線層の合成
静電容量は夫々の静電容量より小となり、これに
よつて配線層上の信号の伝播速度を高めることが
できる。
(f) 発明の効果
本発明によれば、エミツタ・セルフアライン法
において、不純物導入の際のマスクをシリコン酸
化窒化物膜から構成することにより、HF系溶液
によるウオツシユアウト工程における不要なサイ
ドエツチングを抑制し、同一窓に形成される電極
によるエミツターベース間短絡障害を排除するこ
とができる。
において、不純物導入の際のマスクをシリコン酸
化窒化物膜から構成することにより、HF系溶液
によるウオツシユアウト工程における不要なサイ
ドエツチングを抑制し、同一窓に形成される電極
によるエミツターベース間短絡障害を排除するこ
とができる。
第１図乃至第３図はそれぞれ従来例を示す断面
図、第４図は本発明の実施例を示す断面図であ
る。 図において、１はシリコン基板、２はベース領
域、３はSiO2膜、４は窓、５はエミツタ領域、
６はSiO2膜、７はSi3N4膜、８は窓、９は多結晶
シリコン膜、１１はシリコン基板、１２はベース
領域、１３はSiO2膜、１４はシリコン酸化窒化
物膜、１５はエミツタ領域、１６はエミツタ電
極・配線、１７はベース電極・配線を示す。
図、第４図は本発明の実施例を示す断面図であ
る。 図において、１はシリコン基板、２はベース領
域、３はSiO2膜、４は窓、５はエミツタ領域、
６はSiO2膜、７はSi3N4膜、８は窓、９は多結晶
シリコン膜、１１はシリコン基板、１２はベース
領域、１３はSiO2膜、１４はシリコン酸化窒化
物膜、１５はエミツタ領域、１６はエミツタ電
極・配線、１７はベース電極・配線を示す。
Claims (1)
- １ シリコン基板上に二酸化シリコン膜を形成
し、素子形成領域の電極位置に対応して窓明けさ
れた後、二酸化シリコン膜の表面を覆つてシリコ
ン酸化窒化物膜が被着され、窓明けされ、窓の周
囲部分は二酸化シリコン膜の窓内側面を覆い、か
つ直接シリコン基板上に接する形状とされ、該窓
を通して所望素子形成用の不純物がシリコン基板
に導入され、続いて窓内に表出するシリコン基板
面が弗酸系溶液でウオツシユアウトされた後窓に
電極が形成されることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030035A JPS58147150A (ja) | 1982-02-26 | 1982-02-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030035A JPS58147150A (ja) | 1982-02-26 | 1982-02-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147150A JPS58147150A (ja) | 1983-09-01 |
| JPH0371771B2 true JPH0371771B2 (ja) | 1991-11-14 |
Family
ID=12292560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57030035A Granted JPS58147150A (ja) | 1982-02-26 | 1982-02-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147150A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587442A (en) * | 1978-12-25 | 1980-07-02 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5811729B2 (ja) * | 1979-05-23 | 1983-03-04 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS5633841A (en) * | 1979-08-29 | 1981-04-04 | Sony Corp | Manufacture of semiconductor device |
-
1982
- 1982-02-26 JP JP57030035A patent/JPS58147150A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58147150A (ja) | 1983-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0238024B1 (en) | Depositing tungsten on a semiconductor substrate | |
| JPS6213814B2 (ja) | ||
| US4090915A (en) | Forming patterned polycrystalline silicon | |
| US6194319B1 (en) | Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings | |
| JPH0371771B2 (ja) | ||
| JPS5842254A (ja) | 半導体装置の製造方法 | |
| JPH0122731B2 (ja) | ||
| JPS60175417A (ja) | 半導体装置の製造方法 | |
| KR100272182B1 (ko) | 반도체 소자의 듀얼 게이트 전극 형성을 위한게이트폴리실리콘 식각 방법 | |
| JPS60258964A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| KR950013791B1 (ko) | 매립 형태의 콘택 위에 게이트전극 형성방법 | |
| KR100253268B1 (ko) | 반도체 소자 절연방법 | |
| KR0147775B1 (ko) | 트랜지스터의 게이트 전극 형성 방법 | |
| JPH08227891A (ja) | 絶縁膜の形成方法 | |
| KR20010065822A (ko) | 반도체장치의 미세 콘택홀 형성방법 | |
| JPH1050955A (ja) | 半導体装置の製造方法 | |
| JPH05868B2 (ja) | ||
| JPS63208270A (ja) | 半導体装置とその製造法 | |
| JPH065677B2 (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPH04174518A (ja) | 半導体装置におけるコンタクト・ホールの形成方法 | |
| JPS6120154B2 (ja) | ||
| JPH0216019B2 (ja) | ||
| JPS6112394B2 (ja) |