JPH065677B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH065677B2 JPH065677B2 JP59077394A JP7739484A JPH065677B2 JP H065677 B2 JPH065677 B2 JP H065677B2 JP 59077394 A JP59077394 A JP 59077394A JP 7739484 A JP7739484 A JP 7739484A JP H065677 B2 JPH065677 B2 JP H065677B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- contact hole
- thermal oxide
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 title description 7
- 150000004767 nitrides Chemical class 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、バイポーラトランジスタを含む半導体装置の
製造方法に関する。
製造方法に関する。
(ロ)従来技術 通常、バイポーラトランジスタを含む半導体装置の製造
方法では、自己整合性およびパッシベーション効果を持
たせるために窒化膜を利用している。
方法では、自己整合性およびパッシベーション効果を持
たせるために窒化膜を利用している。
第1図は従来行われている半導体装置の製造方法を略示
した説明図であり、以下、同図に従って説明する。
した説明図であり、以下、同図に従って説明する。
(a)例えば、P形のベース層20を拡散形成した例えばN
形半導体10の表面に比較的厚い熱酸化膜30を成長させ、
その表面に窒化膜40を成長形成する。
形半導体10の表面に比較的厚い熱酸化膜30を成長させ、
その表面に窒化膜40を成長形成する。
(b)前記窒化膜40をパターニングして、エミッタコンタ
クトホールおよびベースコンタクトホールに対応した開
孔部を形成する。
クトホールおよびベースコンタクトホールに対応した開
孔部を形成する。
(c)前記ベースコンタクトホールに対応する開孔部を形
成した窒化膜40の表面にレジスト60を塗布し、このレジ
スト60と前記パターニングされた窒化膜40とをマスクに
して、前記熱酸化膜30をエッチングすることによりエミ
ッタコンタクトホールが形成される。このとき、前記熱
酸化膜30に対して窒化膜40は熱酸化膜30のサイドエッチ
ングによりオーバーハング状態になる。
成した窒化膜40の表面にレジスト60を塗布し、このレジ
スト60と前記パターニングされた窒化膜40とをマスクに
して、前記熱酸化膜30をエッチングすることによりエミ
ッタコンタクトホールが形成される。このとき、前記熱
酸化膜30に対して窒化膜40は熱酸化膜30のサイドエッチ
ングによりオーバーハング状態になる。
(d)前記パターニングされた熱酸化膜30とレジスタ60と
をマスクにして不純物イオンを打ち込み、前記レジスト
60を除去した後、熱処理することにより前記ベース層20
の所定位置にエミッタ層50を拡散形成する。
をマスクにして不純物イオンを打ち込み、前記レジスト
60を除去した後、熱処理することにより前記ベース層20
の所定位置にエミッタ層50を拡散形成する。
(e)フッ酸等の溶剤でもって前記熱酸化膜30をエッチン
グすることにより、ベースコンタクトホールが形成され
る。このときも、前記熱酸化膜30に対して窒化膜40がオ
ーバハング状態になる。
グすることにより、ベースコンタクトホールが形成され
る。このときも、前記熱酸化膜30に対して窒化膜40がオ
ーバハング状態になる。
(f)アルミニウム等を前記半導体基板10に蒸着形成した
後、パターニングしてベース電極21、エミッタ電極51を
形成する。このとき前記各電極が段切れ状態になる。
後、パターニングしてベース電極21、エミッタ電極51を
形成する。このとき前記各電極が段切れ状態になる。
しかして、前記窒化膜40がオーバハング状態になるの
で、その上部に形成される前記両電極21、30を比較的薄
くすれば、前記熱酸化膜30を比較的薄くすれば、前記
窒化膜40のオーバハング状態を緩和できる。
で、その上部に形成される前記両電極21、30を比較的薄
くすれば、前記熱酸化膜30を比較的薄くすれば、前記
窒化膜40のオーバハング状態を緩和できる。
しかしながら、前記熱酸化膜30を薄くすると、半導体基
板10に対するパッシベーション効果が劣化するという問
題がある。
板10に対するパッシベーション効果が劣化するという問
題がある。
従って、製品としての歩留りおよび信頼性を低下させる
原因となる。
原因となる。
(ハ)目的 本発明は、製品としての歩留りおよび信頼性の向上を図
ることのできる半導体装置の製造方法を提供することを
目的としている。
ることのできる半導体装置の製造方法を提供することを
目的としている。
(ニ)構成 この発明はバイポーラトランジスタを含む半導体装置の
製造方法であって、半導体基板の表面に比較的厚い熱酸
化膜を形成しパターニングした後、ベース層を形成する
工程と、前記半導体基板の表面に窒化膜およびシリコン
酸化膜を形成する工程と、前記シリコン酸化膜をパター
ニングし、エミッタコンタクトホールおよびベースコン
タクトホールに対応した開孔部を形成する工程と、レジ
ストを塗布してエミッタコンタクトホールの開孔部に対
応する部分のレジストを開孔する工程と、前記レジスト
およびシリコン酸化膜をマスクとして窒化膜およびベー
ス層形成の際に形成された薄い熱酸化膜を除去してエミ
ッタ層を形成する工程と、前記パターニングされたシリ
コン酸化膜をマスクとして前記窒化膜および熱酸化膜を
除去しベース層を形成する工程とを具備しており、かつ
最終的には前記薄い熱酸化膜、窒化膜およびシリコン酸
化膜はエミッタコンタクトホールおよびベースコンタク
トホールの部分以外は残すようにしたことを特徴として
いる。
製造方法であって、半導体基板の表面に比較的厚い熱酸
化膜を形成しパターニングした後、ベース層を形成する
工程と、前記半導体基板の表面に窒化膜およびシリコン
酸化膜を形成する工程と、前記シリコン酸化膜をパター
ニングし、エミッタコンタクトホールおよびベースコン
タクトホールに対応した開孔部を形成する工程と、レジ
ストを塗布してエミッタコンタクトホールの開孔部に対
応する部分のレジストを開孔する工程と、前記レジスト
およびシリコン酸化膜をマスクとして窒化膜およびベー
ス層形成の際に形成された薄い熱酸化膜を除去してエミ
ッタ層を形成する工程と、前記パターニングされたシリ
コン酸化膜をマスクとして前記窒化膜および熱酸化膜を
除去しベース層を形成する工程とを具備しており、かつ
最終的には前記薄い熱酸化膜、窒化膜およびシリコン酸
化膜はエミッタコンタクトホールおよびベースコンタク
トホールの部分以外は残すようにしたことを特徴として
いる。
(ホ)実施例 第2図は本発明に係る半導体装置の製造方法の一実施例
を略示した説明図であり、同図に従って説明する。尚、
第1図と同一部分は同一符号で示している。
を略示した説明図であり、同図に従って説明する。尚、
第1図と同一部分は同一符号で示している。
(a)例えば、N型の半導体基板10の表面に熱酸化膜30を
比較的厚く形成してパターニングした後、P型不純物を
イオン打ち込みして熱処理することにより、ベース層20
を拡散形成させる。このとき基板10表面に熱酸化膜31再
形成される。次にいわゆるCVD法でもって前記基板10の
表面に窒化膜40およびシリコン酸化膜70を成長形成させ
る。
比較的厚く形成してパターニングした後、P型不純物を
イオン打ち込みして熱処理することにより、ベース層20
を拡散形成させる。このとき基板10表面に熱酸化膜31再
形成される。次にいわゆるCVD法でもって前記基板10の
表面に窒化膜40およびシリコン酸化膜70を成長形成させ
る。
(b)前記シリコン酸化膜70をパターニングすることによ
り、エミッタコンタクトホールおよびベースコンタクト
ホールに対応した開孔部を形成する。次に前記パターニ
ングされたシリコン酸化膜70のベースコンタクトホール
に対応する開孔部の表面にレジスト60を塗布形成する。
り、エミッタコンタクトホールおよびベースコンタクト
ホールに対応した開孔部を形成する。次に前記パターニ
ングされたシリコン酸化膜70のベースコンタクトホール
に対応する開孔部の表面にレジスト60を塗布形成する。
(c)前記レジスト60を形成したシリコン酸化膜70とをマ
スクにして、プラズマエッチングして窒化膜40を除去す
る。次に熱酸化膜31をエッチングし、N型不純物イオン
打ち込みした後、前記レジスト60を除去して、熱処理す
ることにより、エミッタ層50を拡散形成する。
スクにして、プラズマエッチングして窒化膜40を除去す
る。次に熱酸化膜31をエッチングし、N型不純物イオン
打ち込みした後、前記レジスト60を除去して、熱処理す
ることにより、エミッタ層50を拡散形成する。
(d)前記パターニングされたシリコン酸化膜70をマスク
にしてリン酸等の溶剤でもって、窒化膜40をエッチング
し除去する。このとき、窒化膜40に対してシリコン酸化
膜70は僅かなオーバハング状態となる。
にしてリン酸等の溶剤でもって、窒化膜40をエッチング
し除去する。このとき、窒化膜40に対してシリコン酸化
膜70は僅かなオーバハング状態となる。
(e)前記シリコン酸化膜70と窒化膜40とをマスクとして
フッ酸系の溶剤でもって、熱酸化膜31をエッチングする
ことによりベースコンタクトホールを形成する。尚、シ
リコン酸化膜70もライトエッチングされるが、前記熱酸
化膜31の膜厚よりも厚いので全部除去されず、コンタク
トホール部のサイドエッチングにより前記オーバハング
状態を緩和することとなる。
フッ酸系の溶剤でもって、熱酸化膜31をエッチングする
ことによりベースコンタクトホールを形成する。尚、シ
リコン酸化膜70もライトエッチングされるが、前記熱酸
化膜31の膜厚よりも厚いので全部除去されず、コンタク
トホール部のサイドエッチングにより前記オーバハング
状態を緩和することとなる。
すなわち、第2図(d)の状態からベース20のコンタクト
ホールを形成するために、熱酸化膜30をエッチングする
と第2図(e)の状態になる。このとき用いられるエッチ
ング液は熱酸化膜30をエッチングするとともに、シリコ
ン酸化膜70をエッチングする。両者の成分はともにSiO2
であり、同一であるから、同様にエッチングされる。従
って、窒化膜40をマスクとして熱酸化膜をエッチングす
ると、シリコン酸化膜70のオーバハング部分もエッチン
グ(サイドエッチ)され、オーバハング状態が緩和され
る。
ホールを形成するために、熱酸化膜30をエッチングする
と第2図(e)の状態になる。このとき用いられるエッチ
ング液は熱酸化膜30をエッチングするとともに、シリコ
ン酸化膜70をエッチングする。両者の成分はともにSiO2
であり、同一であるから、同様にエッチングされる。従
って、窒化膜40をマスクとして熱酸化膜をエッチングす
ると、シリコン酸化膜70のオーバハング部分もエッチン
グ(サイドエッチ)され、オーバハング状態が緩和され
る。
以下、通常の半導体装置の製造方法と同様に電極等が形
成される。
成される。
尚、前記(c)の工程は、不純物添加多結晶シリコンから
の拡散方法でエミッタ層50形成してもよいし、又は通常
の気相拡散法を用いてもよい。
の拡散方法でエミッタ層50形成してもよいし、又は通常
の気相拡散法を用いてもよい。
また、前記(d)の工程は、前記シリコン酸化膜70のエミ
ッタ層に対応した開孔部の表面にレジストを形成して、
プラズマエッチングすることにより、窒化膜40を除去し
てもよい。
ッタ層に対応した開孔部の表面にレジストを形成して、
プラズマエッチングすることにより、窒化膜40を除去し
てもよい。
(ヘ)効果 本発明は、上述したように製造しており、窒化膜に対し
てシリコン酸化膜のオーバハング状態を緩和できるの
で、後工程での電極形成時に各電極の段切れを防止でき
る。
てシリコン酸化膜のオーバハング状態を緩和できるの
で、後工程での電極形成時に各電極の段切れを防止でき
る。
また、半導体基板のベース層領域以外の表面に形成され
る熱酸化膜、シリコン酸化膜および窒化膜等の膜厚が比
較的厚く形成されることになるので、半導体基板に対し
てのパッシベーション効果が劣化することはない。
る熱酸化膜、シリコン酸化膜および窒化膜等の膜厚が比
較的厚く形成されることになるので、半導体基板に対し
てのパッシベーション効果が劣化することはない。
さらに、工程の初期において窒化膜が形成されるので、
半導体基板に対してのパッシベーション効果が強められ
る。
半導体基板に対してのパッシベーション効果が強められ
る。
従って、製品としての歩留りおよび信頼性の向上を図る
ことができる。
ことができる。
第1図は従来行われている半導体装置の製造方法を略示
した説明図、第2図は本発明に係る半導体装置の製造方
法の一実施例を略示した説明図である。 10・・・半導体装置、20・・・ベース層、30、31・・・
熱酸化膜、40・・・窒化膜、50・・・エミッタ層、70・
・・シリコン酸化膜。
した説明図、第2図は本発明に係る半導体装置の製造方
法の一実施例を略示した説明図である。 10・・・半導体装置、20・・・ベース層、30、31・・・
熱酸化膜、40・・・窒化膜、50・・・エミッタ層、70・
・・シリコン酸化膜。
Claims (1)
- 【請求項1】バイポーラトランジスタを含む半導体装置
の製造方法において、 半導体基板の表面に比較的厚い熱酸化膜を形成しパター
ニングした後、ベース層を形成する工程と、前記半導体
基板の表面に窒化膜およびシリコン酸化膜を形成する工
程と、 前記シリコン酸化膜をパターニングし、エミッタコンタ
クトホールおよびベースコンタクトホールに対応した開
孔部を形成する工程と、 レジストを塗布してエミッタコンタクトホールの開孔部
に対応する部分のレジストを開孔する工程と、 前記レジストおよびシリコン酸化膜をマスクとして窒化
膜およびベース層形成の際に形成された薄い熱酸化膜を
除去してエミッタ層を形成する工程と、 前記パターニングされたシリコン酸化膜をマスクとして
前記窒化膜および熱酸化膜を除去しベース層を形成する
工程とを具備しており、 かつ最終的には前記薄い熱酸化膜、窒化膜およびシリコ
ン酸化膜はエミッタコンタクトホールおよびベースコン
タクトホールの部分以外は残すようにしたことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59077394A JPH065677B2 (ja) | 1984-04-16 | 1984-04-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59077394A JPH065677B2 (ja) | 1984-04-16 | 1984-04-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60219770A JPS60219770A (ja) | 1985-11-02 |
| JPH065677B2 true JPH065677B2 (ja) | 1994-01-19 |
Family
ID=13632670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59077394A Expired - Fee Related JPH065677B2 (ja) | 1984-04-16 | 1984-04-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065677B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE518710C2 (sv) * | 2000-06-26 | 2002-11-12 | Ericsson Telefon Ab L M | Förfarande för att förbättra transistorprestanda samt transistoranordning och integrerad krets |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911576A (ja) * | 1972-05-31 | 1974-02-01 | ||
| JPS5488082A (en) * | 1977-12-26 | 1979-07-12 | Toshiba Corp | Manufacture for semiconductor device |
| JPS58137227A (ja) * | 1982-02-10 | 1983-08-15 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS58218137A (ja) * | 1982-06-11 | 1983-12-19 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-04-16 JP JP59077394A patent/JPH065677B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60219770A (ja) | 1985-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH051623B2 (ja) | ||
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JPH065677B2 (ja) | 半導体装置の製造方法 | |
| JPS63289820A (ja) | 半導体装置の製造方法 | |
| JPS60258964A (ja) | 半導体装置の製造方法 | |
| JPS58197826A (ja) | 半導体装置の製造方法 | |
| JPH0216019B2 (ja) | ||
| JP2638285B2 (ja) | 半導体装置の製造方法 | |
| KR970002428B1 (ko) | 반도체소자 제조방법 | |
| JPH035656B2 (ja) | ||
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| KR950013791B1 (ko) | 매립 형태의 콘택 위에 게이트전극 형성방법 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JP2667840B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0464470B2 (ja) | ||
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPS62206873A (ja) | 半導体装置の製造方法 | |
| JPH0462178B2 (ja) | ||
| JPS5994437A (ja) | 半導体装置 | |
| JPH01251658A (ja) | 半導体装置の製造方法 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0371771B2 (ja) | ||
| JPH061803B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6210034B2 (ja) | ||
| JPH06132244A (ja) | 半導体装置の電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |