JPH04174518A - 半導体装置におけるコンタクト・ホールの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコン半導体装置における素子間。

配線間、あるいは素子と配線との間を接続するためのコ
ンタクト・ホールの形成方法に関する。

〔従来の技術〕

従来、半導体装置における素子、配線上の層間絶縁膜と
しては、５１０２膜、ＰＳＧ膜、ＢＰＳＧ膜などの酸化
膜が用いられていた。それらの層間絶縁膜に、例えばＣ
Ｆ４系のガスを用いたドライエツチング（プラズマエツ
チング）により、半導体装置におけるコンタクトφホー
ルが形成されていた。

〔発明が解決しようとする課題〕

現状の多くの半導体装置に関しては、従来のコンタクト
・ホールの形成方法がまだ充分適用可能゛であるが、一
部の半導体装置に関しては問題が生じつつある。

その例として、Ｓ　ＯＩ　（ｉｆｌｌｃｏｎ　Ｌｎ　４
ｎｓｕＩａｔｏｒ）や、浅い接合を有する微細素子を挙
げることができる。浮遊容量の低減、キャリア移動度の
増加、それにリーク電流の低減に有効であることから、
ＳＯＩの内でも特にＴ　Ｐ　Ｔ　（，１−ｈｊｎ　Ｌ口
ｒｎ　′Ｌｒａｎｓ１ｓｔｏｒ）の研究が活発に行なわ
れている。また、微細素子における短チヤンネル効果抑
制のための接合は浅くなる傾向にある。

このようにコンタクトをとるべき相手の層が薄い場合、
層間絶縁膜にＣＦ　Ｊ系のガスを用いたドライエツチン
グによりコンタクト・ホールを形成しようとすると、コ
ンタクトをとるべき層がドライエツチングにより無くな
ってしまうという問題を生じるようになった。

即ち、コンタクトΦサイズ自体が小さくなっていること
やＣＦ、系のガスを用いた際のウェハ内の不均一性など
を考慮し、従来のエツチング時間は平均的なエツチング
速度から予測される時間より５０〜１００％オーバーめ
にとっていた。

しかし、ＴＦＴでのシリコンの厚さや拡散層深さが０．
１μｍを切るようになると、エツチングを５０〜１００
％余分に行なうと、コンタクトをとるべき層が無くなっ
てしまう可能性が生じてきた。

１つの解決策としてはドライエツチングを短かめにして
、最後を弗酸でウェットエツチングするようなことが考
えられる。しかし、ＴＰＴなどのようにシリコン膜が完
全な単結晶ではなく比較的粒径の大きな多結晶や欠陥が
多い単結晶であるような場合、弗酸はシリコン膜を通っ
て下の酸化膜をエツチングするという問題かある（シリ
コン膜の下をシリコン窒化膜など他の絶縁膜にすること
は、界面準位の点から採用できない）。

従って、層間絶縁膜を主として酸化膜で形成してドライ
エツチングによりコンタクト・ホールを形成しようとす
る従来の方法は、制御性の面から使いにくいという欠点
があった。

〔課題を解決するための手段〕

本発明の半導体装置におけるコンタクト・ホールの形成
方法は、コンタクトをとるべき素子、配線などの表面に
第１の層間絶縁膜を形成し、続いて第２の厚い層間絶縁
膜を形成することを特徴としている。コンタクト・ホー
ルの形成においては、選択的なエツチングを用いる。あ
るいはエツチングされてくるガスをモニターすることに
よって主として第２の層間絶縁膜だけをまず均一性良く
エツチングし、続いて第１の薄い層間絶縁膜をエツチン
グすることによってコンタクトをとるべき素子、配線な
どの部分まで貫通するコンタクトφホールを形成すると
いう特徴を有している。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順の縦断面図である。

第１図（ａ）］まシリコン基板１上にＭＯＳ型のトラン
ジスタが形成された状態を示しており、ゲート２の周囲
とＮ型あるいはＰ型の高濃度拡散層３の表面にはシリコ
ン酸化膜４が形成されている。高濃度拡散層３はイオン
注入で形成されるが、イオン注入の際にシリコン基板１
に直接注入すると特性が悪化することはよくしられてお
り、１０〜１５ｎｍ程度のシリコン酸化膜４を通して注
入することが通常行なわれている。

この構造の上に第１の層間絶縁膜である薄い（２０〜３
０ｎｍ）シリコン窒化膜５と、第２の層間絶縁膜である
厚い層間ＢＰＳＧ膜６と、を形成した状態か第１図（ｂ
）に示されている。

次に、フォトレジト膜（図示せず）をマスクに用い、ま
ず、層間ＢＰＳＧ膜６を所定の厚さだけＣＦＪ＋Ｈ２ガ
スによりドライエツチングする。

続いて、フォトレジト膜を除去せずに、層間ＢＰＳＧ膜
６の緩衝弗酸液によるウェットエツチングを行ない、シ
リコン窒化膜５の表面まで達する第１の開口部であるコ
ンタクト・ホール７を形成する。シリコン窒化膜５をス
トッパーとすることにより、ウェハ全面に亘って均一性
良く、第１図（Ｃ）に示した構造のコンタクト・ホール
７を作ることができる。

この後、フォトレジト膜を除去せずに、再びＣＦ４　＋
８２ガスによるドライエツチングを用いて、第１の開口
部であるコンタク）−ホール７直下のシリコン窒化膜５
．およびシリコン酸化膜４に、高濃度拡散層３に達する
第２の開口部を形成する。更に、フォトレジスト膜を除
去すると、第１図（ｄ）に示すように、第１の開口部で
あるコンタクト・ホール７Ｍびに第２の開口部からなる
コンタクト・ホール７ａが形成される。

最後のドライエツチングは３０〜４５ｎｍ程度の膜をエ
ツチングするだけなので、不均一性を見込んで２０％程
度のオーバーエツチングを行なっても、高濃度拡散層３
は１〜２ｎｍ削られるだけである。現状ではこの高濃度
拡散層３の接合の深さは０．２〜０．２５μｍであるが
、将来的にｉｔ、０．１〜０．１５μｍが要求されてお
り、オーバーエツチングを少なくする必要性は益々高ま
ることになる。

第２図（ａ）、（ｂ）は本発明の第２の実施例を説明す
るための工程順の縦断面図である。本実施例は、絶縁膜
上に形成されたンリフン素子、所謂ＳＯＩ構造に関する
ものである。ＳＯＩにおいては、シリコン層を薄膜化す
ると特性の向上が期待できることから、Ｓ　Ｉ　Ｍ　Ｏ
Ｘ　（ｉｅｐａｒａｔｉｏｎ　ｂｙｊｌａｎｔｅｄ　江
ｙｇｅｎ）やｐｏｌｙ−ｓｉ系のＴＰＴにおいて薄膜化
の方向で研究が進められており、現状でも３０〜５０ｎ
ｍ程度の薄膜が検討されている。

第２図（ａ）は第１の実施例の第１図（ｂ）をＳＯＩに
適用した図に相当する断面図である。即ち、シリコン基
板１１上に厚いシリコン酸化膜１８が形成され、更にそ
の上にシリコン薄膜１９か形成され、そこにゲート１２
．高濃度拡散層１３を有するＭＯ８型トランジスタが形
成される。ゲート１２並びに高濃度拡散層１３の表面に
は、薄いシリコン酸化膜１４．第１の層間絶縁膜である
薄いシリコン窒化膜１５．および第２の層間絶縁膜であ
る厚い層間ＰＳＧ膜１６が形成される。

続いて、第１の実施例と同様の方法により、まず、シリ
コン窒化膜１５が露出されるのをモニターしながらＣＦ
４系のガスを用いて厚い層間ＰＳＧ膜１６をドライエツ
チングして第１の開口部を形成する。次にシリコン窒化
膜のエツチング速度が高まる条件でシリコン窒化膜１５
をエツチングし、更に緩衝弗酸液を用いて薄いシリコン
酸化膜１４をエツチングして第２の開口部を形成するこ
とにより、第２図（ｂ）に示すように、３層の絶縁膜を
貫通するコンタクト・ホール１７か形成される。

本実施例の場合には高濃度拡散層１３の厚さは現状でも
３０〜５０ｎｍ程度であり、第１の実施例よりオーバー
エツチングを少なくする必要性が高い。この場合には、
結晶性が比較的に良いことから緩衝弗酸液がシリコン薄
膜１９下のシリコン酸化膜１８には影響しないこと、緩
衝弗酸液によるエツチングが短時間で済むため形状を悪
化されることがないことなどから、緩衝弗酸液を用いる
ことができる。その利点として、シリコン薄膜１９の減
少やイオンエツチングによる劣化の問題がない。

Ｓｏｌの場合にはシリコン膜の不完全性によるリーク電
流の問題があるが、シリコン膜を薄膜化することにより
リーク電流が抑えられることから、今後さらに薄膜化が
図られる可能性が高く、本実施例の膏剤性は高まるもの
と考えられる。

〔発明の効果〕

以上述べたように本発明は半導体装置におけるコンタク
ト会ホールの形成において、コンタクトをとるべき層の
上に薄い第１の層間絶縁膜と厚い第２の層間絶縁膜とを
形成し、コンタクト・ホールの開口においては、選択的
なエツチングを用いるか、あるいはエツチングされてく
るガスをモニターすることによって主として第２の層間
絶縁膜だけをまず均一性よくエツチングし、続いて第１
の薄い層間絶縁膜をエツチングすることによってコンタ
クトをとるべき素子などの部分まで貫通するコンタクト
・ホールを形成することになり、コンタクトをとるべき
層をほとんど削ることなくコンタクト・ホールを形成す
ることができる。

通常のＭＯＳ）ランジスタにおいては、オーバーエツチ
ングにより高濃度拡散層が削られたことを補償する目的
でコンタクト・ホールを形成した後にリンあるいはボロ
ンをイオン注入するという方法も採用されているが、そ
の場合には熱処理によって不純物の活性化を必要とする
。しかし、接合を浅くする必要があるということは、熱
処理を益々少なくする必要があるということであり、そ
うした熱処理を必要としないという意味でも本発明は望
ましい方法である。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順の縦断面図、第２図（ａ）、（ｂ）は本
発明の第２の実施例を説明するための工程順の縦断面図
である。 １．１１・・・シリコン基板、２．１２・・・ゲート、
３．１３・・・高濃度拡散層、４，１４．１８・・・シ
リコン酸化膜、５．１５・・・シリコン酸化１１！、６
・・・層間ＢＰＳＧ膜、７　＋　７　ａ　＋　　１７・
・・コンタクト・ホール、１６・・・層間ＰＳＧ膜、１
９・・・シリコン薄膜。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に形成された半導体装置における下層
   にある素子、あるいは配線と、上層にある素子、あるい
   は配線とを接続するコンタクト・ホールの形成方法にお
   いて、 下層にある前記素子、および前記配線の表面に第１の層
   間絶縁膜を形成する工程と、 前記第１の層間絶縁膜の表面に、前記第１の層間絶縁膜
   の膜厚より厚い膜厚を有する第２の層間絶縁膜を形成す
   る工程と、 下層にある前記素子、あるいは前記配線におけるコンタ
   クト・ホール形成領域上の前記第２の層間絶縁膜に、第
   １の開口部を設ける工程と、前記第１の開口部の下の前
   記第１の層間絶縁膜に、第２の開口部を設ける工程と、 を有することを特徴とする半導体装置におけるコンタク
   ト・ホールの形成方法。 ２、前記第１の層間絶縁膜がシリコン窒化膜であること
   を特徴とする請求項１記載の半導体装置におけるコンタ
   クト、ホールの形成方法。