JPH0534836B2 - - Google Patents
Info
- Publication number
- JPH0534836B2 JPH0534836B2 JP57074014A JP7401482A JPH0534836B2 JP H0534836 B2 JPH0534836 B2 JP H0534836B2 JP 57074014 A JP57074014 A JP 57074014A JP 7401482 A JP7401482 A JP 7401482A JP H0534836 B2 JPH0534836 B2 JP H0534836B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- liquid crystal
- current
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
本発明は光電流を低減させる構造を有する半導
体薄膜トランジスタに関する。
体薄膜トランジスタに関する。
近年、絶縁基板上に薄膜トランジスタを形成す
る研究が活発に行なわれている。この技術は、安
価な絶縁基板を用いて薄形デイスプレイを実現す
るアクテイブマトリツクスパネル、あるいは通常
の半導体集積回路上にトランジスタなどの能動素
子を形成する三次元集積回路、あるいは安価で高
性能なイメージセンサ、あるいは高密度のメモリ
など、数多くの応用が期待されるものである。以
下、薄膜トランジスタをアクテイブマトリツクス
パネルに応用した場合を例に取つて説明するが、
本発明は薄膜トランジスタの光電流が問題となる
他の場合にも、全く同様に適用することができ
る。これは、本発明の主旨が、光電流を減少させ
るという薄膜トランジスタの本質的な特性向上に
関するものだからである。
る研究が活発に行なわれている。この技術は、安
価な絶縁基板を用いて薄形デイスプレイを実現す
るアクテイブマトリツクスパネル、あるいは通常
の半導体集積回路上にトランジスタなどの能動素
子を形成する三次元集積回路、あるいは安価で高
性能なイメージセンサ、あるいは高密度のメモリ
など、数多くの応用が期待されるものである。以
下、薄膜トランジスタをアクテイブマトリツクス
パネルに応用した場合を例に取つて説明するが、
本発明は薄膜トランジスタの光電流が問題となる
他の場合にも、全く同様に適用することができ
る。これは、本発明の主旨が、光電流を減少させ
るという薄膜トランジスタの本質的な特性向上に
関するものだからである。
薄膜トランジスタをアクテイブマトリツクスパ
ネルに応用した場合の液晶表示装置は、一般に、
上側のガラス基板と、下側の薄膜トランジスタ基
板と、その間に封入された液晶とから構成されて
おり、前記薄膜トランジスタ基板上にマトリツク
ス状に配置された液晶駆動素子を外部選択回路に
より選択し、前記液晶駆動素子に接続された液晶
駆動電極に電圧を印加することにより、任意の文
字、図形、あるいは画像の表示を行なうものであ
る。前記薄膜トランジスタ基板の一般的な回路図
を第１図に示す。
ネルに応用した場合の液晶表示装置は、一般に、
上側のガラス基板と、下側の薄膜トランジスタ基
板と、その間に封入された液晶とから構成されて
おり、前記薄膜トランジスタ基板上にマトリツク
ス状に配置された液晶駆動素子を外部選択回路に
より選択し、前記液晶駆動素子に接続された液晶
駆動電極に電圧を印加することにより、任意の文
字、図形、あるいは画像の表示を行なうものであ
る。前記薄膜トランジスタ基板の一般的な回路図
を第１図に示す。
第１図ａは薄膜トランジスタ基板上の液晶駆動
素子のマトリツクス状配置図である。図中の１で
囲まれた領域が表示領域であり、その中に液晶駆
動素子２がマトリツクス状に配置されている。３
は液晶駆動素子２へのデータ信号ラインであり、
４は液晶駆動素子２へのタイミング信号ラインで
ある。液晶駆動素子２の回路図を第１図ｂに示
す。５は薄膜トランジスタであり、データのスイ
ツチングを行なう。６はコンデンサであり、デー
タ信号の保持用として用いられる。このコンデン
サの容量としては、液晶自体の有する容量と故意
に設けたコンデンサの容量を含むが、場合によつ
ては液晶の容量のみで構成されることもある。７
は液晶パネルであり、７−１は各液晶駆動素子に
対応して形成された液晶駆動電極であり、７−２
は上側ガラスパネルである。
素子のマトリツクス状配置図である。図中の１で
囲まれた領域が表示領域であり、その中に液晶駆
動素子２がマトリツクス状に配置されている。３
は液晶駆動素子２へのデータ信号ラインであり、
４は液晶駆動素子２へのタイミング信号ラインで
ある。液晶駆動素子２の回路図を第１図ｂに示
す。５は薄膜トランジスタであり、データのスイ
ツチングを行なう。６はコンデンサであり、デー
タ信号の保持用として用いられる。このコンデン
サの容量としては、液晶自体の有する容量と故意
に設けたコンデンサの容量を含むが、場合によつ
ては液晶の容量のみで構成されることもある。７
は液晶パネルであり、７−１は各液晶駆動素子に
対応して形成された液晶駆動電極であり、７−２
は上側ガラスパネルである。
第２図は半導体薄膜を用いた従来のＮチヤネル
薄膜トランジスタの一般的な構造を示す断面図で
ある。８はガラス、石英などの絶縁性透明基板、
９は多結晶シリコンなどの半導体薄膜、１０は半
導体薄膜中にリンやヒ素などの不純物をドープし
て形成したソース領域、１１は同じくドレイン領
域、１２はゲート膜、１３はゲート電極、１４は
層間絶縁膜、１５はソース電極、１６はドレイン
電極である。
薄膜トランジスタの一般的な構造を示す断面図で
ある。８はガラス、石英などの絶縁性透明基板、
９は多結晶シリコンなどの半導体薄膜、１０は半
導体薄膜中にリンやヒ素などの不純物をドープし
て形成したソース領域、１１は同じくドレイン領
域、１２はゲート膜、１３はゲート電極、１４は
層間絶縁膜、１５はソース電極、１６はドレイン
電極である。
このような薄膜トランジスタをアクテイブマト
リツクスパネルに応用する場合、薄膜トランジス
タは、液晶に印加する電圧のデータをスイツチン
グするために用いられ、このとき薄膜トランジス
タに要求される特性は大きく次の２種類に分類さ
れる。
リツクスパネルに応用する場合、薄膜トランジス
タは、液晶に印加する電圧のデータをスイツチン
グするために用いられ、このとき薄膜トランジス
タに要求される特性は大きく次の２種類に分類さ
れる。
(1) 薄膜トランジスタをON状態にした時コンデ
ンサを充電させるために充分な電流を流すこと
ができこと。
ンサを充電させるために充分な電流を流すこと
ができこと。
(2) 薄膜トランジスタをOFF状態にした時、極
力、電流が流れないこと。
力、電流が流れないこと。
(1)は、コンデンサへのデータの書き込み特性に
関するものである。液晶の表示はコンデンサの電
位により決定されるため、短時間にデータを完壁
に書き込むことができるように、薄膜トランジス
タは充分大きい電流を流すことができなくてはな
らない。この時の電流（以下、ON電流という。）
は、コンデンサの容量と、書き込み時間とから定
まり、そのON電流をクリアできるように薄膜ト
ランジスタを製造しなくてはならない。薄膜トラ
ンジスタの流すことができるON電流は、トラン
ジスタのサイズ（チヤネル長とチヤネル幅）、構
造、製造プロセス、ゲート電圧、ドレイン電圧な
どに大きく依存する。
関するものである。液晶の表示はコンデンサの電
位により決定されるため、短時間にデータを完壁
に書き込むことができるように、薄膜トランジス
タは充分大きい電流を流すことができなくてはな
らない。この時の電流（以下、ON電流という。）
は、コンデンサの容量と、書き込み時間とから定
まり、そのON電流をクリアできるように薄膜ト
ランジスタを製造しなくてはならない。薄膜トラ
ンジスタの流すことができるON電流は、トラン
ジスタのサイズ（チヤネル長とチヤネル幅）、構
造、製造プロセス、ゲート電圧、ドレイン電圧な
どに大きく依存する。
(2)は、コンデンサに書き込まれたデータの保持
特性に関するものである。一般に、書き込まれた
データは書き込み時間よりもはるかに長い時間保
持されなくてはならない。コンデンサの容量は、
通常1PF程度の小さい値であるため、薄膜トラン
ジスタがOFF状態の時にわずかでもリーク電流
（以下、OFF電流という。）が流れると、ドレイ
ンの電位（すなわち、コンデンサの電位）は急激
にソースの電位に近づき、書き込まれたデータは
正しく保持されなくなつてしまう。したがつて、
OFF電流はできる限り、小さくしなくてはなら
ない。
特性に関するものである。一般に、書き込まれた
データは書き込み時間よりもはるかに長い時間保
持されなくてはならない。コンデンサの容量は、
通常1PF程度の小さい値であるため、薄膜トラン
ジスタがOFF状態の時にわずかでもリーク電流
（以下、OFF電流という。）が流れると、ドレイ
ンの電位（すなわち、コンデンサの電位）は急激
にソースの電位に近づき、書き込まれたデータは
正しく保持されなくなつてしまう。したがつて、
OFF電流はできる限り、小さくしなくてはなら
ない。
また、薄膜トランジスタに光を照射すると、光
によりキヤリアが励起され、半導体薄膜の伝導度
が増大する。このため、ON電流、OFF電流とも
に増加する。特にOFF電流の増加の割合が著し
い。また光を照射することによる電流の増分（光
電流）は、その光の照度に比例する。したがつ
て、明るい環境にあるほど、OFF電流が増加し、
前記の要求される特性が満たされなくなる。一般
に液晶表示装置は明るい環境にあるほどコントラ
ストが向上し良好な表示特性が得られるが、スイ
ツチング素子にこのような薄膜トランジスタを用
いる場合には、逆に明るいほど表示性能が低下す
ることになる。
によりキヤリアが励起され、半導体薄膜の伝導度
が増大する。このため、ON電流、OFF電流とも
に増加する。特にOFF電流の増加の割合が著し
い。また光を照射することによる電流の増分（光
電流）は、その光の照度に比例する。したがつ
て、明るい環境にあるほど、OFF電流が増加し、
前記の要求される特性が満たされなくなる。一般
に液晶表示装置は明るい環境にあるほどコントラ
ストが向上し良好な表示特性が得られるが、スイ
ツチング素子にこのような薄膜トランジスタを用
いる場合には、逆に明るいほど表示性能が低下す
ることになる。
第３図は、第２図に示した構造を有する薄膜ト
ランジスタの特性を示すグラフである。なお、こ
のデータは本出願人が実験を行なつて得られた結
果である。このグラフの横軸はソースに対するゲ
ート電圧VGSであり、縦軸はドレイン電流IDSであ
る。ソースに対するドレイン電圧VDSは4Vであ
る。
ランジスタの特性を示すグラフである。なお、こ
のデータは本出願人が実験を行なつて得られた結
果である。このグラフの横軸はソースに対するゲ
ート電圧VGSであり、縦軸はドレイン電流IDSであ
る。ソースに対するドレイン電圧VDSは4Vであ
る。
図中、Ａの実線のグラフは光を照射しない時の
ドレイン電流（暗電流）を示し、Ｂの破線のグラ
フは１万ルツクスの光を照射した時のドレイン電
流を示している。第３図からわかるように、光を
照射することによりON電流はほとんど増加しな
いが、OFF電流は大幅に増加している。このた
め、ON／OFF比がとれなくなり、したがつて十
分なトランジスタ特性が得られない。
ドレイン電流（暗電流）を示し、Ｂの破線のグラ
フは１万ルツクスの光を照射した時のドレイン電
流を示している。第３図からわかるように、光を
照射することによりON電流はほとんど増加しな
いが、OFF電流は大幅に増加している。このた
め、ON／OFF比がとれなくなり、したがつて十
分なトランジスタ特性が得られない。
本発明は、このような従来の薄膜トランジスタ
の欠点を除去するものであり、その目的とすると
ころは、光電流を低減させる構造を有する薄膜ト
ランジスタを提供することである。これを実現す
るために本発明では、半導体薄膜を用い、ソース
電極とドレイン電極とゲート電極を備えた薄膜ト
ランジスタにおいて、前記ソース電極あるいは前
記ドレイン電極を延長することにより、前記薄膜
トランジスタのチヤネル領域を被覆したことを特
徴とする薄膜トランジスタを提供する。以下、図
を参照しつつ、本発明を詳しく説明する。
の欠点を除去するものであり、その目的とすると
ころは、光電流を低減させる構造を有する薄膜ト
ランジスタを提供することである。これを実現す
るために本発明では、半導体薄膜を用い、ソース
電極とドレイン電極とゲート電極を備えた薄膜ト
ランジスタにおいて、前記ソース電極あるいは前
記ドレイン電極を延長することにより、前記薄膜
トランジスタのチヤネル領域を被覆したことを特
徴とする薄膜トランジスタを提供する。以下、図
を参照しつつ、本発明を詳しく説明する。
第４図は本発明による薄膜トランジスタの構造
を示す断面図である。図中８〜１６の意味する内
容は、第２図と全く同様である。第４図からわか
るように、トランジスタのチヤネル領域は延長さ
れたソース電極により被覆されている。したがつ
てチヤネル領域には全く光が入射しない。ただし
ソース電極とドレイン電極の間隙１７からは光が
入射するための、この間隙はできる限り狭いほう
が望ましい。その間隙の幅はパターニング技術の
限界により決定される。しかし、間隙１７から入
射する光は、主にドレイン領域１１におけるキヤ
リア生成に寄与するため、光電流の発生にはほと
んど関与しない。これは、通常、ドレイン領域１
１の不純物濃度が非常に高く、発生したキヤリア
のライフタイム及び移動度が小さいためである。
したがつて第４図に示すような構造を採用するこ
とにより、光電流の発生を充分小さく抑制するこ
とができる。なお、第４図では、ソース電極を延
長することによりチヤネル部を被覆する場合につ
いて示したが、ドレイン電極を延長することによ
りチヤネル部を被覆してもよい。この場合にも、
上述した説明は同様に成立する。
を示す断面図である。図中８〜１６の意味する内
容は、第２図と全く同様である。第４図からわか
るように、トランジスタのチヤネル領域は延長さ
れたソース電極により被覆されている。したがつ
てチヤネル領域には全く光が入射しない。ただし
ソース電極とドレイン電極の間隙１７からは光が
入射するための、この間隙はできる限り狭いほう
が望ましい。その間隙の幅はパターニング技術の
限界により決定される。しかし、間隙１７から入
射する光は、主にドレイン領域１１におけるキヤ
リア生成に寄与するため、光電流の発生にはほと
んど関与しない。これは、通常、ドレイン領域１
１の不純物濃度が非常に高く、発生したキヤリア
のライフタイム及び移動度が小さいためである。
したがつて第４図に示すような構造を採用するこ
とにより、光電流の発生を充分小さく抑制するこ
とができる。なお、第４図では、ソース電極を延
長することによりチヤネル部を被覆する場合につ
いて示したが、ドレイン電極を延長することによ
りチヤネル部を被覆してもよい。この場合にも、
上述した説明は同様に成立する。
また本発明では、ソース領域１０あるいはドレ
イン領域１１のうち一方は、チヤネル領域と同様
に、電極で被覆されるため、光が入射する領域
は、ソース領域あるいはドレイン領域のうちの一
方のみとなる。したがつて、チヤネル領域のみを
遮光材で被覆した場合に比べて、さらに光電流を
減少せしめることが可能となる。しかも、そのよ
うな構造を実現するために、特別な製造工程を必
要としない。すなわち、ソース電極あるいはドレ
イン電極のパターンを変更するだけで、従来の製
造工程を何ら変更する必要はない。
イン領域１１のうち一方は、チヤネル領域と同様
に、電極で被覆されるため、光が入射する領域
は、ソース領域あるいはドレイン領域のうちの一
方のみとなる。したがつて、チヤネル領域のみを
遮光材で被覆した場合に比べて、さらに光電流を
減少せしめることが可能となる。しかも、そのよ
うな構造を実現するために、特別な製造工程を必
要としない。すなわち、ソース電極あるいはドレ
イン電極のパターンを変更するだけで、従来の製
造工程を何ら変更する必要はない。
第５図は、第４図に示した構造を有する薄膜ト
ランジスタの特性を示すグラフである。このデー
タも本出願が実験を行ない得られた結果である。
種々のパラメータは第３図の場合と同様である。
図中、Ｃの実線のグラフは光を照射しない時のド
レイン電流（暗電流）を示し、Ｄの破線のグラフ
は１万ルツクスの光を照射した時のドレイン電流
を示している。Ｃのグラフは、第３図のＡのグラ
フに一致する。第５図からわかるように、光電流
の発生は非常にわずかであり、１万ルツクスの光
を照射してもOFF電流は1PA程度しか増加しな
い。このOFF電流のわずかな増分は、前述した
ように、主にソース電極とドレイン電極の間隙か
ら入射した光の効果によるものである。なお、ド
レイン電極を延長することによりチヤネル部を被
覆する構造の薄膜トランジスタでも、全く同様の
結果が得られる。
ランジスタの特性を示すグラフである。このデー
タも本出願が実験を行ない得られた結果である。
種々のパラメータは第３図の場合と同様である。
図中、Ｃの実線のグラフは光を照射しない時のド
レイン電流（暗電流）を示し、Ｄの破線のグラフ
は１万ルツクスの光を照射した時のドレイン電流
を示している。Ｃのグラフは、第３図のＡのグラ
フに一致する。第５図からわかるように、光電流
の発生は非常にわずかであり、１万ルツクスの光
を照射してもOFF電流は1PA程度しか増加しな
い。このOFF電流のわずかな増分は、前述した
ように、主にソース電極とドレイン電極の間隙か
ら入射した光の効果によるものである。なお、ド
レイン電極を延長することによりチヤネル部を被
覆する構造の薄膜トランジスタでも、全く同様の
結果が得られる。
上述の如く本発明は、薄膜トランジスタの光電
流を大幅に低減できるので、液晶パネルに入射し
た光により薄膜トランジスタの誤動作が生ずるこ
とがなく、良好な表示特性を得ることができる。
流を大幅に低減できるので、液晶パネルに入射し
た光により薄膜トランジスタの誤動作が生ずるこ
とがなく、良好な表示特性を得ることができる。
第１図ａ，ｂは薄膜トランジスタをアクテイブ
マトリツクスパネルに応用した場合の一般的な回
路図である。第２図は半導体薄膜を用いたＮチヤ
ネル薄膜トランジスタの一般的な構造を示す断面
図である。第３図は従来の薄膜トランジスタの特
性を示すグラフである。第４図は、本発明による
薄膜トランジスタの構造を示す断面図である。第
５図は、本発明による薄膜トランジスタの特性を
示すグラフである。
マトリツクスパネルに応用した場合の一般的な回
路図である。第２図は半導体薄膜を用いたＮチヤ
ネル薄膜トランジスタの一般的な構造を示す断面
図である。第３図は従来の薄膜トランジスタの特
性を示すグラフである。第４図は、本発明による
薄膜トランジスタの構造を示す断面図である。第
５図は、本発明による薄膜トランジスタの特性を
示すグラフである。
Claims (1)
- 【特許請求の範囲】 １ 一対の透明基板内に液晶が封入され、該基板
の一方の基板上に設けられた画素電極と、該画素
電極に接続され、該基板上に設けられてなる薄膜
トランジスタと、該薄膜トランジスタのソース領
域に接続されてなるソース電極とを有してなる液
晶表示装置において、 該薄膜トランジスタは、該基板上に形成された
非単結晶シリコン薄膜からなるチヤネル領域と、
該ソース領域及びドレイン領域と、該チヤネル上
にゲート絶縁膜を介して形成された光透過性のゲ
ート電極と、該ソース領域に接続され、層間絶縁
膜により該ゲート電極と絶縁された光非透過性の
ソース電極とからなり、該ソース電極が該チヤネ
ル領域上を覆つていることを特徴とする液晶表示
装置。
Priority Applications (16)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57074014A JPS5921064A (ja) | 1982-04-30 | 1982-04-30 | 液晶表示装置 |
| GB838311219A GB8311219D0 (en) | 1982-04-30 | 1983-04-25 | Thin film transistor |
| FR838307125A FR2530868B1 (fr) | 1982-04-30 | 1983-04-29 | Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor |
| GB08311878A GB2122419B (en) | 1982-04-30 | 1983-04-29 | A thin film transistor and an active matrix liquid crystal display device |
| DE3315671A DE3315671C2 (de) | 1982-04-30 | 1983-04-29 | Dünnfilmtransistor |
| FR8313382A FR2532116B1 (fr) | 1982-04-30 | 1983-08-17 | Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor |
| SG398/88A SG39888G (en) | 1982-04-30 | 1988-06-20 | An active matrix liquid crystal display device |
| HK701/89A HK70189A (en) | 1982-04-30 | 1989-08-31 | An active matrix liquid crystal display device |
| US08/014,053 US5365079A (en) | 1982-04-30 | 1993-02-05 | Thin film transistor and display device including same |
| US08/259,354 US6037608A (en) | 1982-04-30 | 1994-05-03 | Liquid crystal display device with crossover insulation |
| US08/237,521 US5474942A (en) | 1982-04-30 | 1994-05-03 | Method of forming a liquid crystal display device |
| US08/406,419 US5650637A (en) | 1982-04-30 | 1995-03-20 | Active matrix assembly |
| US08/408,979 US5552615A (en) | 1982-04-30 | 1995-03-23 | Active matrix assembly with double layer metallization over drain contact region |
| US08/445,030 US5573959A (en) | 1982-04-30 | 1995-05-19 | Method of forming a liquid crystal device |
| US08/461,933 US5677547A (en) | 1982-04-30 | 1995-06-05 | Thin film transistor and display device including same |
| US08/859,494 US6316790B1 (en) | 1982-04-30 | 1997-05-20 | Active matrix assembly with light blocking layer over channel region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57074014A JPS5921064A (ja) | 1982-04-30 | 1982-04-30 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8673694A Division JP2564995B2 (ja) | 1994-04-25 | 1994-04-25 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5921064A JPS5921064A (ja) | 1984-02-02 |
| JPH0534836B2 true JPH0534836B2 (ja) | 1993-05-25 |
Family
ID=13534814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57074014A Granted JPS5921064A (ja) | 1982-04-30 | 1982-04-30 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS5921064A (ja) |
| DE (1) | DE3315671C2 (ja) |
| GB (1) | GB8311219D0 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6179256A (ja) * | 1984-09-26 | 1986-04-22 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPH0374849A (ja) * | 1989-08-16 | 1991-03-29 | Matsushita Electron Corp | 半導体装置 |
| JPH0456282A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 薄膜トランジスタとそれを用いた液晶表示装置 |
| US5317433A (en) * | 1991-12-02 | 1994-05-31 | Canon Kabushiki Kaisha | Image display device with a transistor on one side of insulating layer and liquid crystal on the other side |
| JP3092761B2 (ja) * | 1991-12-02 | 2000-09-25 | キヤノン株式会社 | 画像表示装置及びその製造方法 |
| JP2869238B2 (ja) * | 1992-02-07 | 1999-03-10 | シャープ株式会社 | アクティブマトリクス型液晶表示装置 |
| JP2738315B2 (ja) * | 1994-11-22 | 1998-04-08 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| FR2734404B1 (fr) * | 1995-05-16 | 1997-06-27 | Thomson Lcd | Procede de fabrication de tft etages directs avec interconnexion grille-source ou drain |
| US7053973B1 (en) | 1996-05-16 | 2006-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JPH09311342A (ja) | 1996-05-16 | 1997-12-02 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP3126661B2 (ja) | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| EP1031873A3 (en) | 1999-02-23 | 2005-02-23 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US9035389B2 (en) * | 2012-10-22 | 2015-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layout schemes for cascade MOS transistors |
| JP6466614B2 (ja) * | 2018-06-04 | 2019-02-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5492022A (en) * | 1977-12-29 | 1979-07-20 | Matsushita Electric Ind Co Ltd | Picture display device |
| JPS5562479A (en) * | 1978-11-06 | 1980-05-10 | Suwa Seikosha Kk | Liquid crystal display panel |
| JPS5691276A (en) * | 1979-12-25 | 1981-07-24 | Citizen Watch Co Ltd | Display panel |
| JPS56107287A (en) * | 1980-01-31 | 1981-08-26 | Tokyo Shibaura Electric Co | Image display unit |
| JPS56150871A (en) * | 1980-04-24 | 1981-11-21 | Toshiba Corp | Semiconductor device |
-
1982
- 1982-04-30 JP JP57074014A patent/JPS5921064A/ja active Granted
-
1983
- 1983-04-25 GB GB838311219A patent/GB8311219D0/en active Pending
- 1983-04-29 DE DE3315671A patent/DE3315671C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB8311219D0 (en) | 1983-06-02 |
| DE3315671C2 (de) | 1986-04-10 |
| DE3315671A1 (de) | 1983-11-03 |
| JPS5921064A (ja) | 1984-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5650637A (en) | Active matrix assembly | |
| US5365079A (en) | Thin film transistor and display device including same | |
| JP2002357850A (ja) | アクティブマトリクスデバイスおよびディスプレイ | |
| JPH0534836B2 (ja) | ||
| JPH0338755B2 (ja) | ||
| JP3302187B2 (ja) | 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置 | |
| JPS58182272A (ja) | 薄膜トランジスタ | |
| JPH0544195B2 (ja) | ||
| JP2564995B2 (ja) | 液晶表示装置 | |
| JP2668317B2 (ja) | アクティブマトリクスパネル | |
| JP3305814B2 (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JPH0247865B2 (ja) | ||
| JPH0544196B2 (ja) | ||
| JP2622661B2 (ja) | 液晶表示パネル | |
| CN208903642U (zh) | 反相器及goa电路 | |
| JPS5821863A (ja) | 液晶表示装置 | |
| JPS6053082A (ja) | 薄膜トランジスタ | |
| JPH0371793B2 (ja) | ||
| JPS58190063A (ja) | 透過型液晶表示パネル用薄膜トランジスタ | |
| JPH03293641A (ja) | アクティブマトリクス表示装置 | |
| JPH0772821B2 (ja) | 液晶表示装置の製造方法 | |
| JPS6058676A (ja) | 薄膜トランジスタの駆動方法 | |
| JP2525708B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR101001430B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| GB2122419A (en) | A thin film transistor and an active matrix liquid crystal display device |