JPH037404A - チップ型ディレイライン - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 光伝送装置の高周波回路に使用されるデイレイラインに
関し、特にチップ内に組み込まれたデイレイラインの構
造に関し、 作業性と信頼性が改善され、しかも−層高密度実装に適
するように、チップ型のデイレイライン構造を提供する
ことを目的とし、 表面にストリップラインを、裏面にアース導体をそれぞ
れプリントした長方形状のグリーンシートからなる回路
基板と、グリーンシートのみからなる誘電体基板の２枚
の基板からなるユニットを所定の個数積層し、最上段に
接続基板、最下段に電極基板をそれぞれ設置し、これら
を一体的に焼成した構成とする。

〔産業上の利用分野〕

本発明は、光伝送装置の高周波回路に使用されるデイレ
イラインに関し、特にチップ内に組み込まれたデイレイ
ラインの構造に関する。

〔従来の技術〕

近年、光伝送装置の高密度実装化に伴い、各エレメント
の小型化、高集積化が要求されている。

従来、光伝送装置の高周波回路に使用されている遅延回
路エレメントは、第６図に示すように、基板ｌの一方の
面上にジグザグ状にストリップライン２を走らせたもの
を、背中合わせに２枚重ねて、それぞれのス）　ＩＪツ
ブライン２同士を接続して所望の長さのデイレイライン
となす所謂ＳＩＰ型構造のものであった。

〔発明が解決しようとする課題〕

このＳＩＰ型構造のエレメントは、形状が大きくて最近
の趨勢である高密度実装の方向とは一致せず、又、ス）
　ＩＪツブライン２と端子３との接続を半田付けに頼っ
ているため、作業性が低く、信頼性に欠ける欠点があっ
た。

本発明は、このような従来技術の問題点に鑑み、作業性
と信頼性が改善され、しかも−層高密度実装に適するよ
うに、チップ型のデイレイライン構造を提供することを
目的とする。

〔課題を解決するための手段〕

この目的は、表面にストリップラインを、裏面にアース
導体をそれぞれプリントした長方形状のグリーンシート
からなる回路基板と、グリーンシートのみからなる誘電
体基板の２枚の基板からなるユニットを所定の個数積層
し、最上段に接続基板、最下段に電極基板をそれぞれ設
置し、これらを一体的に焼成したことを特徴とするチッ
プ型デイレイラインの構造によって達成される。

〔作　用〕

回路基板と誘電体基板との一対の組み合わせによって、
ＬＣ回路ユニットが構成され、これを所望の数だけ積層
して各ストリップライン同士を接続することによって任
意の遅延時間を有するデイレイラインを容易に得ること
ができる。

以下、図面に示す好適実施例に基づいて、本発明を更に
詳細に説明する。

〔実施例〕

第１図は本発明にかかるチップ型デイレイラインの一例
の斜視図、第２図はこれを各構成要素に分解した側面図
を示す。

長方形状をなすグリーンシート（未焼成のセラミック基
板）１０上に表面にジグザグ状のストリップライン１１
をプリントし裏面側に一面にアース導体１２をプリント
した回路基板Ａと、グリーンシート１０のみからなる誘
電体基板Ｂとが一対のユニットを構成している。図示の
実施例では、三つのユニットが積層され、その最上段に
は枠型をなす接続基板Ｃが、又、最下段には電極基板り
が積層されている。

第３図（ａ）、　　（ｂ）に示すように、回路基板Ａに
は、その対向する一対の側面ｓ、　　ｔのほぼ中央部に
、ストリップライン１１の各端にそれぞれ接続された接
続パターン１４．１４°が設けられ、更に側面Ｓにはも
う一つの接続パターン１３が前記接続パターン１４とは
離れた位置に設けられている。又、第４図（ａ）に示す
ように、誘電体基板Ｂの互いに対向する側面ｕ、　　ｖ
の一方の側面Ｕには前記回路基板Ａの接続パターン１４
°に対応する中央位置に接続パターン１５が設けられて
いる。そして該接続パターン１５の位置から若干の距離
をおいて独立した接続パターン１６が設けられている。

更に、前記側面Ｕに対向する側面Ｖには、前記接続パタ
ーン１６に対して中心対称の位置に独立した接続パター
ン１６″が設けられている。

従って、回路基板Ａと誘電体基板Ｂとを重ねた場合、第
５図に示すように、基板Ａ上の側面Ｓ側の接続パターン
１４からストリップライン１１を経て側面を側の接続パ
ターン１４゛　に達し、基板Ｂ上の側面Ｕ側の接続パタ
ーン１５に接続する導通経路が形成される。

この導通経路は、この接続パターン１５を介して次ぎに
積層される第２ユニツトの回路基板Ａの側面を側の接続
パターン１４°に達し、ストリップライン１１に接続さ
れて、対向する側面Ｓ側の接続パターン１４に達する。

そして、これに接触する誘電体基板Ｂの側面Ｕ側の接続
パターン１５に達する。ここで、誘電体基板Ｂは上に積
層されているユニットの誘電体基板Ｂと同一の形状のも
のであるが、第４図（ｂ）に示すように、同じ平面内で
位相を１８０°回転させて積層している。

このようにして、一つ置きに誘電体基板Ｂの位相を１８
０°回転させながら所望の数（この例では３組）のユニ
ットを積層することにより、最下段の電極基板りまで順
次に一本の導通経路が形成される。

第４図（ｄ）に示すように、電極基板りの対向する両側
面ｗ、　　ｘには、Ｗ側に誘電体基板Ｂの接続パターン
１５に接触する電極１７が設けられ、これに対向する側
面Ｘには接続パターン１６°に接触する電極１８が設け
られている。この電極１８は、誘電体基板Ｂの接続パタ
ーン１６又は１６”及び回路基板Ａの接続パターン１３
を通じて、第５図の経路■を介して最上段の接続基板Ｃ
の側面ｙに設けられている仕上げ接続パターン１９と導
通ずる（第４図（ｃ）参照）。この仕上げ接続パターン
１９は、第１ユニツトの回路基板Ａの側面Ｓ側の接続パ
ターン１４と接触するように構成されているので、これ
によって、各ユニットのストリップライン１１を直列に
結んで画電極１７，１８間を接続する一連のＬＣ回路が
形成される。

なお、各基板Ａ−Ｄの接続パターンが設けられていない
他の側面ｐ、ｒには、前記回路基板Ａの裏面のアース導
体１２に接続されたアース用接続パターン２０が設けら
れ、各基板が積層されるとそれぞれが導通して電極基板
りのアース電極２１によって完全な接地がなされるよう
に構成されている。

グリーンシートからなるこれらの基板Ａ、Ｂからなるユ
ニットを所望の個数積層し、その上下に更に基板Ｃ，Ｄ
を積層したものを、公知の手法によって焼成して一体化
することにより、任意の遅延時間を達成できるチップ型
のデイレイラインを得ることができる。

〔発明の効果〕

本発明によれば、それぞれ同じ形態を有する回路基板Ａ
と誘電体基板Ｂを一組としたものを所望の個数積層し、
その上下に接続基板Ｃと電極基板りとを積層してチップ
を形成したので、小型で高密度実装に適したデイレイラ
インを容易に製造することが可能となる。

【図面の簡単な説明】

第１図は、本発明にかかるチップ型デイレイラインの斜
視図、 第２図は、同じく分解側面図、 第３図（ａ）、　　（ｂ）は、回路基板のパターンを示
す表面図と裏面図、 第４図（ａ）〜（ｄ）は、その他の基板のパターンを示
す平面図、 第５図は、各基板を積層した場合の回路の展開図図、 第６図は、従来のＳＩＰ型デイレイラインの斜視図であ
る。 １０・・・グリーンシート、 １１・・・ストリップライン、 １２・・・アース導体、 １４、　１４’　、　　１５．　１６．　１６’　・・
・接続パターン、 １７．１８・・・入出力電極、 １９・・・仕上げ接続パターン、 ２０・・・アースＪＨ［パターン、 Ａ・・・回路基板、 Ｂ・・・誘電体基板、 Ｃ・・・接続基板、 Ｄ・・・電極基板。

Claims (1)

【特許請求の範囲】
1. １．　表面にストリップライン（１１）を、裏面にアー
   ス導体（１２）をそれぞれプリントした長方形状のグリ
   ーンシート（１０）からなる回路基板（Ａ）と、グリー
   ンシート（１０）のみからなる誘電体基板（Ｂ）の２枚
   の基板からなるユニットを所定の個数積層し、最上段に
   接続基板（Ｃ）、最下段に電極基板（Ｄ）をそれぞれ設
   置し、これらを一体的に焼成したことを特徴とするチッ
   プ型ディレイライン。