JPH0374857A - Lsi端子と基板とのボンディング状態の検査方法および装置 - Google Patents

Lsi端子と基板とのボンディング状態の検査方法および装置

Info

Publication number
JPH0374857A
JPH0374857A JP21158989A JP21158989A JPH0374857A JP H0374857 A JPH0374857 A JP H0374857A JP 21158989 A JP21158989 A JP 21158989A JP 21158989 A JP21158989 A JP 21158989A JP H0374857 A JPH0374857 A JP H0374857A
Authority
JP
Japan
Prior art keywords
terminal
contact
lsi
bonding
bonding state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21158989A
Other languages
English (en)
Inventor
Hideo Suzuki
英男 鈴木
Takaaki Takesute
貴昭 武捨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ono Sokki Co Ltd
Original Assignee
Ono Sokki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ono Sokki Co Ltd filed Critical Ono Sokki Co Ltd
Priority to JP21158989A priority Critical patent/JPH0374857A/ja
Publication of JPH0374857A publication Critical patent/JPH0374857A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Force Measurement Appropriate To Specific Purposes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、LSI端子と基板とのボンディング状態を検
査する方法および装置に関する。
従来の技術 最近のLSIは集積化が進み、端子(ピン)数が非常に
多くなっている。同時にそれが取り付けられる基板上の
回路も複雑かつ高価なものとなっている。さらに自動組
み立てが進んでおり、LSIが基板上に電気的および機
械的にみて、十分ボンディングなされているかを正確に
しかも、高速で検査する装置の必要性が高まっている。
この種の検査法としては、従来、次の(、)〜(d)に
示す方法が公知である。
(、)超音波顕微鏡を用いる方法 (b)光学系を用いて画像処理をする方法(c)電気抵
抗を検査する方法 (d)動作をチエツクする方法 発明が解決しようとする課題 しかしながら、上記(、)〜(d)には、次のような問
題点がある。
(、)超音波顕微鏡による方法 超音波顕微鏡の焦点をLSI内部のある深さのところに
合わせて物体の状態を被破壊で調べることが可能である
が、LSIの端子のように広範囲でしかも深さ方向でも
ある範囲を持ってボンディングされる場合には、測定1
こ長時間を要し、また判定基準も明確でない。
(b)光学系を用いて画像処理をする方法LSIの端子
と周囲の部品との距離は1〜21の場合もあり、高性能
薄形の光学的プローグを用いることが困難である。画像
処理にも時間がかかる。また端子と基板が視覚的には接
触していてもボンディングが不良の場合もある。
(c)電気抵抗を検査する方法 各端子と基板側のそれに対応する配線との接触の具合を
電気抵抗を測定すること1こより調べられるが、ボンデ
ィングが不良でも別の端子、配線を通して低抵抗を示す
こともあり、この方法は不適である。
(d)動作をチエツクする方法 LSIを基板1こ取り付けた段階で、基板上の回路を含
めて動作チエツクをして不良を見出だすことができるが
、基板ごとに動作チエツクのプログラムを開発する必要
がある。主だ、人、出力の関係の組み合わせが膨大であ
り、全てをチエツクするのに長時間を要する。
課題を解決するrこめの手段 本発明は、上記課題を解決するrこめにLSIの各端子
のボンディング後の@量的な強度を測定し、ボンディン
グの良、不良を判定しようとするものである。
先ず、本発明の詳細な説明する。
LSI端子の1つと基板とのボンディングの状態を拡大
して示す第2図において、1はLSI本体、2は基板、
3はLSIの端子、4は端子と基板を化学的ならびに機
械的に結合するハングである。
ハンダ4が量的に十分でなかったり、端子3と化学反応
による十分な結合がなされていない場合には、端子3は
ボンディングが完全になされた場合と比較するとm量的
な性質が大きく異なったものとなる。
第3図は、その良および不良ボンディング状態の各端子
を単純化した機械的モデルを示したものである。ボンデ
ィングが完全になされている場合には両持梁(、)、不
良の場合には片持梁(b)と見なすことができる。両持
梁と片持梁の側面からの力に対する剛さの比は、梁の中
央で8対1であり、不良ボンディングの端子は機械的に
はるかに曲がりやすい0本発明はこの機械的な性質の差
により、ボンディングの良否を判定するものである。
すなわち、本発明の第1の発明は、方法の発明であって
、LSIの端子に1個または複数個の接触子をそれぞれ
順次または同時に接触させて、その時の接触子と端子の
間に働く反作用力または端子の変位の大きさを直接また
は間接的に測定することにより、端子と基板とのボンデ
ィングの良否を判定するものである。
本発明の第2の発明は上記第1の発明の方法を実施する
装置に係るものであり、接触子およびその接触子の反作
用力または変形を検出するセンサとからなる。
尚、上記は接触子自体の反作用力または変形を検出した
が、そのセンサを省き、LSI端子自体の変位を検出す
るようにしても同様である。
艷」 LSIの端子に接触子を接触させると、接触子にはボン
ディング状態に応じた作用反力、変位が生じ、その作用
反力、変位のいずれかをセンサで検出することにより、
その検出出力に基づきボンディングの良否が判明する。
また、接触子の作用反力、変位の代わりにLSIの端子
の変位を検出しても同様である。
実施例 第1図において、前記第2図と同番号を付したLSI本
体1、基板2、LSIの端子3、ハンダ4は第2図と同
様のものであり、本発明は、その基板2と端子3とのボ
ンディング状態の良否の検査を行なうものであって、第
2図では番号10により示されている。その検査装置1
01こおいて、5は先端に凸部を有する棒状の接触子で
あり、その基部は支持体6に固着され、基板2に対して
上方から垂下し、端子3とは略平行状態に保持されてい
る。7はその接触子5に貼付されたストレインゲージで
あり、接触子5の変位に対応して変わる抵抗値が図示さ
れていない処理部を介して電気出力に変換して取り出さ
れる。以上が検査装置10であり、その支持体6は図示
されていない小形エアシリンダよりなる上下移動機構と
ボールネジによる前後(紙面と直交方向)ならびに左右
方向送り機構とからなる移動手段と結合され、上下、前
後、左右方向に移動可能となっている。
以上のものにおいて、LSIの端子3の基板2と垂直な
端子の外側面に対して接触子5の先端が当接し、ストレ
インゲージ7の抵抗変化が所定値(確実なボンディング
状態を示す最小値付近)となるよう1こ移動手段の上下
、左右送り機構に上り調整がなされ、その後、前後方向
移動機構により端子3のピッチ分づつ移動が行なわれて
、移動ごとにストレインゲージの抵抗値に対応した出力
が測定され、その結果に基づきボンディング状態の良否
が判別される。
尚、上記実施例においては、接触子5を1つとした場合
につき例示したが複数個とし、同時に複数個の端子のボ
ンディング状態の判別を行なってもよい。
また、接触子5はLSIの4辺の各端子の数だけ設は上
下移動機構の降下により同時に各端子と接触されるよう
にしてもよい。
また、上記実施例においては、接触子の反作用力、変位
の検出にストレインゲージを用いた場合を例示したが、
接触子を力センサ(7オー入デージ)を介して支持部に
固着しても同様であり、この種のセンサには適宜公知の
ものを用いてもよい。
さらに、上記実施例においては接触子の反作用力、変位
を検出する場合につき例示し、たが、接触子の当接によ
る端子自体の変位を求めるようにしても同様であり、そ
の検出手段としては光学的(例えば、端子変位に伴なう
透光面積の変化検出等)、電気的、機械的の適宜のもの
を用いてよい。
また、上記実施例においては接触子を移動手段により移
動させる場合を例示したが、逆に基板の支持体側を移動
させても同様であり、また移動手段を省き手動で移動さ
せても、よい。
発明の効果 以上のとおりであり、本発明は端子のボンディングの良
否を、接触子を端子との間に働く反作用力または、端子
の変形の大きさを直接または間接的に測定することによ
り判定するので、判定基準が明確であり、かつ短時間に
判定を行なうことができる。
また、端子と基板とが接触はしているが化学的に結合し
ていない状態も機械的外力を加えて判定するので、この
状態も接触不良として確実に検出することができる。
【図面の簡単な説明】
第1図は本発明の実施例を示す正面図、第2図は被検査
体であるLSI端子と基板のボンディング状態を示す正
面図、第3図はボンディング状態の良否状態のモデル図
である。 5 : 接触子 6 : 支持体 7 : ストレインゲージ 第2皮 (α) (b)

Claims (1)

  1. 【特許請求の範囲】 1、LSIの端子に1個または複数個の接触子をそれぞ
    れ順次または同時に接触させ、その時の接触子と端子の
    間に働く反作用力またほ端子の変位の大きさを直接また
    ほ間接的に測定することにより、端子と基板とのボンデ
    ィングの良否を判定するところのLSI端子と基板との
    ボンディング状態の検査方法。 2、接触子およびその接触子の反作用力または変形を検
    出するセンサとからなるところのLSI端子と基板との
    ボンディング状態の検査装置。 3、接触子と、その接触子と接触するLSIの端子の変
    形検出手段とからなるところのLSI端子と基板とのボ
    ンディング状態の検出装置。
JP21158989A 1989-08-17 1989-08-17 Lsi端子と基板とのボンディング状態の検査方法および装置 Pending JPH0374857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21158989A JPH0374857A (ja) 1989-08-17 1989-08-17 Lsi端子と基板とのボンディング状態の検査方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21158989A JPH0374857A (ja) 1989-08-17 1989-08-17 Lsi端子と基板とのボンディング状態の検査方法および装置

Publications (1)

Publication Number Publication Date
JPH0374857A true JPH0374857A (ja) 1991-03-29

Family

ID=16608269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21158989A Pending JPH0374857A (ja) 1989-08-17 1989-08-17 Lsi端子と基板とのボンディング状態の検査方法および装置

Country Status (1)

Country Link
JP (1) JPH0374857A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061231U (ja) * 1992-06-18 1994-01-11 日本テトラパック株式会社 包装容器の注出口組立体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061231U (ja) * 1992-06-18 1994-01-11 日本テトラパック株式会社 包装容器の注出口組立体

Similar Documents

Publication Publication Date Title
JP2002156342A (ja) 回路基板を試験する方法およびこの方法を実施する装置
JP2007057439A (ja) プローブ装置及び被検査体とプローブとの接触圧の調整方法
JP2001337050A (ja) プリント基板検査方法および装置
JPH0374857A (ja) Lsi端子と基板とのボンディング状態の検査方法および装置
JP2005315775A (ja) 片面移動式プローブを用いた4端子検査方法及び4端子検査用治具
JP2638556B2 (ja) プローブカードチェッカー
JPH09203765A (ja) ビジュアル併用型基板検査装置
JPH0425775A (ja) 配線板の検査方法及び装置
JP2767291B2 (ja) 検査装置
JPH09203764A (ja) 四端子測定法による接続不良リードの有無判別方法
JPH06331653A (ja) X−y回路基板検査装置におけるプローブ間誤差測定方法
JP3187208B2 (ja) 回路基板検査機の部品有無検出プローブ
JP3276755B2 (ja) 実装部品のリードの半田付け不良検出方法
JP4406218B2 (ja) プローブを備えた検査装置、およびプローブを備えた検査装置の位置決め機構による位置決め方法
JPH03210481A (ja) プリント回路基板検査用可動プローブ式多点コンタクト装置
KR101312079B1 (ko) 프로브 유니트 조립체 및 이를 이용한 평판 표시 장치의검사 방법
JP2003337019A (ja) 接触式コプラナリティ測定方法及び装置
KR200417528Y1 (ko) Pcb 전극판
KR20050067759A (ko) 반도체 검사장치
JP2001249162A (ja) ベアチップ検査装置及びベアチップ検査方法
JPH08219708A (ja) スルーホールのメッキ厚測定方式
JPH04315068A (ja) プリント回路板の検査装置
JP4369002B2 (ja) 回路基板検査装置
JPH08178992A (ja) 回路基板検査方法及びその装置
JPH0772210A (ja) 部品有無検出プローブによる部品有無の検出方法