JPH0375196A - カード型半導体装置 - Google Patents
カード型半導体装置Info
- Publication number
- JPH0375196A JPH0375196A JP1211375A JP21137589A JPH0375196A JP H0375196 A JPH0375196 A JP H0375196A JP 1211375 A JP1211375 A JP 1211375A JP 21137589 A JP21137589 A JP 21137589A JP H0375196 A JPH0375196 A JP H0375196A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- terminal
- semiconductor device
- type semiconductor
- terminal member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000007789 sealing Methods 0.000 claims abstract description 16
- 238000000465 moulding Methods 0.000 claims abstract description 8
- 229920005989 resin Polymers 0.000 abstract description 18
- 239000011347 resin Substances 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 238000003466 welding Methods 0.000 abstract description 2
- 238000005520 cutting process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000009960 carding Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、tCカード等に使用される薄型のパッケージ
構造のカード型半導体装置に関するものである。
構造のカード型半導体装置に関するものである。
(従来の技術)
半導体装置を薄型の板状形状となし、その接触端子を露
出させるような形に実装して成る、所謂“カード型半導
体装置”は、近年、各種電子機器の記憶部品等の用途と
して普及してきている。
出させるような形に実装して成る、所謂“カード型半導
体装置”は、近年、各種電子機器の記憶部品等の用途と
して普及してきている。
第9図はかかる従来のカード型半導体装置の断面図、第
1O図はそのカード型半導体装置の回路基板の平面図で
ある。
1O図はそのカード型半導体装置の回路基板の平面図で
ある。
まず、第9図において、半導体素子lは回路基板2の所
定の位置にエポキシ樹脂等により接着固定され、ワイヤ
3により配線接続される。その後、トランスファーモー
ルド等の手段を用いて、樹脂4により封止成形される。
定の位置にエポキシ樹脂等により接着固定され、ワイヤ
3により配線接続される。その後、トランスファーモー
ルド等の手段を用いて、樹脂4により封止成形される。
このようにして得られた半導体装置5は、カードフレー
ム6に実装され、ラベル7により被覆されて完成される
。その際、回路基板2に設けられた端子部8は、カード
フレーム6の所定の位置に設けられている貫通孔9に嵌
め込まれるような形に実装され、端子IOがカードフレ
ーム6の表面に露出し、外部機器との接続に用いられる
。
ム6に実装され、ラベル7により被覆されて完成される
。その際、回路基板2に設けられた端子部8は、カード
フレーム6の所定の位置に設けられている貫通孔9に嵌
め込まれるような形に実装され、端子IOがカードフレ
ーム6の表面に露出し、外部機器との接続に用いられる
。
上記のような構造を得るためには、当然、回路基板2の
端子部8を他の部分より厚く形成しておく必要があるが
、その製法としては、第10図に示すように、回路基板
2の端子部8以外の部分(斜線部分)をグラインダ等を
用いて所定の厚さまで削り込む方法が取られている。
端子部8を他の部分より厚く形成しておく必要があるが
、その製法としては、第10図に示すように、回路基板
2の端子部8以外の部分(斜線部分)をグラインダ等を
用いて所定の厚さまで削り込む方法が取られている。
(発明が解決しようとする課題)
しかしながら、上記構成の半導体装置では、前述のよう
に、端子部8を形成する際、回路基板2の他の部分を切
削しなければならないため、切削後の寸法管理が困難で
あった。また、板厚のバラツキの大きさによっては、封
止工程に重大な影響(モールド金型にクランプした際の
回路基板の潰れの発生、板厚不足によるクランプ圧力低
下に起因する樹脂パリの発生等)を及ばすことがあり、
切削作業自体の難易度の高さから、回路基板の製造コス
トも他に類をみない程に高額になり、技術的にも満足で
きるものではなかった。
に、端子部8を形成する際、回路基板2の他の部分を切
削しなければならないため、切削後の寸法管理が困難で
あった。また、板厚のバラツキの大きさによっては、封
止工程に重大な影響(モールド金型にクランプした際の
回路基板の潰れの発生、板厚不足によるクランプ圧力低
下に起因する樹脂パリの発生等)を及ばすことがあり、
切削作業自体の難易度の高さから、回路基板の製造コス
トも他に類をみない程に高額になり、技術的にも満足で
きるものではなかった。
本発明は、以上述べた端子部形成工程における製造上、
コスト上の問題点を除去するために、端子部を独立した
一部品となし、予め封止成形を完了させた素子搭載部品
にこれを接続固定することにより、安価で量産性の優れ
たカード型半導体装置を提供することを目的とする。
コスト上の問題点を除去するために、端子部を独立した
一部品となし、予め封止成形を完了させた素子搭載部品
にこれを接続固定することにより、安価で量産性の優れ
たカード型半導体装置を提供することを目的とする。
(課題を解決するための手段)
本発明は、上記目的を達成するために、カード型半導体
装置において、封止成形を完了させた素子搭載部品と、
該素子搭載部品に接続される端子部材とを設け、前記素
子搭載部品に前記端子部材を接続固定するようにしたも
のである。
装置において、封止成形を完了させた素子搭載部品と、
該素子搭載部品に接続される端子部材とを設け、前記素
子搭載部品に前記端子部材を接続固定するようにしたも
のである。
(作用)
本発明によれば、上記のように、カード型半導体装置に
おいて、従来、装置本体となる回路基板に一体形成され
ている外部露出接触端子部材(以下、単に端子部材とい
う)を独立した一部品となし、装置本体においては、回
路基板を用いず、フレームと封止樹脂によるモールド成
形により、その端子部材を素子搭載部品に接続固定する
ことにより、端子部を構成することができる。
おいて、従来、装置本体となる回路基板に一体形成され
ている外部露出接触端子部材(以下、単に端子部材とい
う)を独立した一部品となし、装置本体においては、回
路基板を用いず、フレームと封止樹脂によるモールド成
形により、その端子部材を素子搭載部品に接続固定する
ことにより、端子部を構成することができる。
(実施例)
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第1図〜第8図は本発明の実施例を示すカード型半導体
装置の各工程を示す図である。
装置の各工程を示す図である。
以下、その工程を順を追って説明する。
まず、第1図に示すように、半導体素子11は、42ア
ロイ等の金属薄板を所定の形状にバターニングして得ら
れたリードフレーム12の素子搭載部13に樹脂接着等
の手段を用いて固定され、ワイヤ14により配線接続さ
れる。また、リードフレーム12には素子搭載部13の
ほかに、後述する端子部接続用のり一ド15やリード相
互を固定するダムバー16が形成される。
ロイ等の金属薄板を所定の形状にバターニングして得ら
れたリードフレーム12の素子搭載部13に樹脂接着等
の手段を用いて固定され、ワイヤ14により配線接続さ
れる。また、リードフレーム12には素子搭載部13の
ほかに、後述する端子部接続用のり一ド15やリード相
互を固定するダムバー16が形成される。
次に、第2図に示すように、トランスファーモールド等
の手段を用いて、エポキシ等の封止樹脂17により、リ
ード15及びダムバー16を露出させるような形で、素
子搭載部13及びリードフレーム12の封止成形を行う
。
の手段を用いて、エポキシ等の封止樹脂17により、リ
ード15及びダムバー16を露出させるような形で、素
子搭載部13及びリードフレーム12の封止成形を行う
。
次に、第3図に示すように、プレスカット等の手段を用
いてダムバー16を切断し、リード15を分離する。
いてダムバー16を切断し、リード15を分離する。
一方、第4図に示すように、端子部材20を用意・する
、この端子部材20は、ガラスエポキシ等の基材に所定
のバターニングを施したものであり、その表面〔第4図
(a)参照〕には端子21が形成されている。この端子
21は、最終形状のカード型半導体装置となった時に外
部機器との接続に用いられるものである。また、端子部
材20の裏面〔第4図(b)参照)には、端子21の各
々に導通する形で、前述のり−ド15に接続するための
接続端子22が形成されており、各接続端子22と端子
21との間はスルーホール23により接続されている。
、この端子部材20は、ガラスエポキシ等の基材に所定
のバターニングを施したものであり、その表面〔第4図
(a)参照〕には端子21が形成されている。この端子
21は、最終形状のカード型半導体装置となった時に外
部機器との接続に用いられるものである。また、端子部
材20の裏面〔第4図(b)参照)には、端子21の各
々に導通する形で、前述のり−ド15に接続するための
接続端子22が形成されており、各接続端子22と端子
21との間はスルーホール23により接続されている。
次に、第5図に示すように、前述のリード15に端子部
材20の接続端子22を、半田或いはスポットウェルド
等の手段を用いて電気的、機械的に接続する。
材20の接続端子22を、半田或いはスポットウェルド
等の手段を用いて電気的、機械的に接続する。
次に、第6図に示すように、封止樹脂25を用いてリー
ド15の表側の接続部を被覆する。
ド15の表側の接続部を被覆する。
なお、この工程前に固片分割を行い、カード化の工程に
流してもよいが、接続部の信頼性を増すために、この工
程を施すようにする。
流してもよいが、接続部の信頼性を増すために、この工
程を施すようにする。
次に、第7図に示すように、リードフレーム12を固片
に分割する。即ち、固片に分割されたカード型半導体装
置は、前述のように、素子搭載部13に半導体素子11
が搭載され、これがワイヤ14を介してリード15に接
続され、リード15の端子接続部を除いて封止樹脂17
によりモールドを行い、その端子接続部の裏面側には端
子21を有する端子部材20を設け〔断面を示した第7
図(b)参照〕、その表面側は封止樹脂25によりモー
ルドする〔第7図(a)参照〕。
に分割する。即ち、固片に分割されたカード型半導体装
置は、前述のように、素子搭載部13に半導体素子11
が搭載され、これがワイヤ14を介してリード15に接
続され、リード15の端子接続部を除いて封止樹脂17
によりモールドを行い、その端子接続部の裏面側には端
子21を有する端子部材20を設け〔断面を示した第7
図(b)参照〕、その表面側は封止樹脂25によりモー
ルドする〔第7図(a)参照〕。
その後、第8図に示すように、従来と同様に、カードフ
レーム26及びラベル27によって素子搭載部13は被
覆されて、カード型半導体装置を完成させる。なお、第
8図(a)は平面図、第8図(b)は断面図である。
レーム26及びラベル27によって素子搭載部13は被
覆されて、カード型半導体装置を完成させる。なお、第
8図(a)は平面図、第8図(b)は断面図である。
また、第11図に示すように、半導体素子11を樹脂封
止成形する工程において、成形後の外形がカードフレー
ムに組み込まれた後の最終形状に類似した形となるよう
な金形を用いて、カードフレームに代わる樹脂形成体2
8とすることにより、カードフレームそのものが不要と
なり、コスト面において、更に有利な構造にすることが
可能である。
止成形する工程において、成形後の外形がカードフレー
ムに組み込まれた後の最終形状に類似した形となるよう
な金形を用いて、カードフレームに代わる樹脂形成体2
8とすることにより、カードフレームそのものが不要と
なり、コスト面において、更に有利な構造にすることが
可能である。
ここで、第11図(a)は平面図、第11図(b)は断
面図である。
面図である。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
(発明の効果)
以上、詳細に説明したように、本発明によれば、次のよ
うな効果を奏することができる。
うな効果を奏することができる。
(1)従来、回路基板製造工程で端子部を除く部分を切
削して薄く作ることにより得られた端子部を独立した一
部品とし、リードフレームと封止樹脂によるモールド方
式により半導体素子を搭載し、更に、これらを接続固定
する構造としたので、端子部形成工程における寸法精度
の劣化や、それに起因する樹脂封止工程での不具合の発
生をなくすことができ、信頼性の向上を図ることができ
る。
削して薄く作ることにより得られた端子部を独立した一
部品とし、リードフレームと封止樹脂によるモールド方
式により半導体素子を搭載し、更に、これらを接続固定
する構造としたので、端子部形成工程における寸法精度
の劣化や、それに起因する樹脂封止工程での不具合の発
生をなくすことができ、信頼性の向上を図ることができ
る。
(2)切削加工等を施した高価な回路基板を使用する必
要がなくなり、安価なリードフレームと封止樹脂を用い
て素子を実装するため、コスト面においても非常に有利
である。
要がなくなり、安価なリードフレームと封止樹脂を用い
て素子を実装するため、コスト面においても非常に有利
である。
第1図は本発明の実施例を示すカード型半導体装置の第
1工程を示す図、第2図はその第2工程を示す図、第3
図はその第3工程を示す図、第4図はその第4工程を示
す図、第5図はその第5工程を示す図、第6図はその第
6エ程を示す図、第7図はその第7エ程を示す図、第8
図はその第8工程を示す図、第9図は従来のカード型半
導体装置の断面図、第1O図は従来のカード型半導体装
置の回路基板の平面図、第11図は本発明の他の実施例
を示すカード型半導体装置の構成図である。 11・・・半導体素子、12・・・リードフレーム、1
3・・・素子搭載部、14・・・ワイヤ、15・・・9
−ド、16・・・ダムバー、17・・・封止樹脂、20
・・・端子部材、21・・・端子、22・・・接続端子
、23・・・スルーホール、25・・・封止樹脂、26
・・・カードフレーム、27・・・ラベル、2B・・・
樹脂形成体。 第3図
1工程を示す図、第2図はその第2工程を示す図、第3
図はその第3工程を示す図、第4図はその第4工程を示
す図、第5図はその第5工程を示す図、第6図はその第
6エ程を示す図、第7図はその第7エ程を示す図、第8
図はその第8工程を示す図、第9図は従来のカード型半
導体装置の断面図、第1O図は従来のカード型半導体装
置の回路基板の平面図、第11図は本発明の他の実施例
を示すカード型半導体装置の構成図である。 11・・・半導体素子、12・・・リードフレーム、1
3・・・素子搭載部、14・・・ワイヤ、15・・・9
−ド、16・・・ダムバー、17・・・封止樹脂、20
・・・端子部材、21・・・端子、22・・・接続端子
、23・・・スルーホール、25・・・封止樹脂、26
・・・カードフレーム、27・・・ラベル、2B・・・
樹脂形成体。 第3図
Claims (1)
- 【特許請求の範囲】 接続端子が装置本体の主表面より突出するように形成さ
れているカード型半導体装置において、(a)封止成形
してなる素子搭載部品と、 (b)該素子搭載部品に接続される端子部材とを設け、
前記素子搭載部品に前記端子部材を接続固定してなるカ
ード型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1211375A JPH0375196A (ja) | 1989-08-18 | 1989-08-18 | カード型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1211375A JPH0375196A (ja) | 1989-08-18 | 1989-08-18 | カード型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0375196A true JPH0375196A (ja) | 1991-03-29 |
Family
ID=16604923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1211375A Pending JPH0375196A (ja) | 1989-08-18 | 1989-08-18 | カード型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0375196A (ja) |
-
1989
- 1989-08-18 JP JP1211375A patent/JPH0375196A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101131353B1 (ko) | 반도체 장치 | |
| JP2000188353A (ja) | ボールグリッドアレイ型半導体装置及びその製造方法 | |
| JPS629639A (ja) | 半導体装置の製造方法 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JP3418373B2 (ja) | 弾性表面波装置及びその製造方法 | |
| JP2000068397A (ja) | 半導体装置用パッケージ及びその製造方法 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JPH01196153A (ja) | 樹脂封止半導体装置 | |
| JPS60189940A (ja) | 樹脂封止型半導体装置の製法 | |
| JPH0375196A (ja) | カード型半導体装置 | |
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JP3431993B2 (ja) | Icパッケージの組立方法 | |
| JPH0719859B2 (ja) | Icカード用モジュールの製造方法 | |
| JPH0228966A (ja) | 半導体装置 | |
| JPH09129803A (ja) | ホール素子及びその製造方法 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JPH03283648A (ja) | 樹脂封止型半導体装置 | |
| JPH0661371A (ja) | 半導体装置 | |
| JPH0777248B2 (ja) | 樹脂封止形半導体装置及びその製造方法 | |
| JPH04102359A (ja) | 半導体装置およびその製造方法 | |
| JPH02105447A (ja) | Ic外部リード曲げ成形金型 | |
| JP2003297998A (ja) | 半導体装置およびその製造方法 | |
| JPH05251620A (ja) | 半導体装置 | |
| JPH0714955A (ja) | 半導体装置およびその製造方法 |