JPH0376799B2 - - Google Patents
Info
- Publication number
- JPH0376799B2 JPH0376799B2 JP60053965A JP5396585A JPH0376799B2 JP H0376799 B2 JPH0376799 B2 JP H0376799B2 JP 60053965 A JP60053965 A JP 60053965A JP 5396585 A JP5396585 A JP 5396585A JP H0376799 B2 JPH0376799 B2 JP H0376799B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- circuit board
- laser
- trimming
- lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は混成集積回路等の膜回路基板に不良表
示を行なうための方法に関する。
示を行なうための方法に関する。
［従来技術の説明］
膜集積回路では、薄膜あるいは厚膜技術で絶縁
基板上に形成された膜抵抗の抵抗値を規定値に合
わせるために、レーザトリミングが利用されてい
る。これは、レーザで膜抵抗に切り込みを入れて
その抵抗値を補正するもので、抵抗値は切り込み
に応じて大きくなる。このようなレーザトリミン
グにおいては、例えば抵抗印刷パターンのずれな
どが原因で、トリミング後の抵抗値が規定値より
高すぎたり或は低すぎたりすることがある。この
ような場合には、トリミング不良として、第３図
あるいは第４図に示されるように、膜回路基板の
パターン形成面にレーザで不良マークが形成表示
され、廃棄処分にされていた。
基板上に形成された膜抵抗の抵抗値を規定値に合
わせるために、レーザトリミングが利用されてい
る。これは、レーザで膜抵抗に切り込みを入れて
その抵抗値を補正するもので、抵抗値は切り込み
に応じて大きくなる。このようなレーザトリミン
グにおいては、例えば抵抗印刷パターンのずれな
どが原因で、トリミング後の抵抗値が規定値より
高すぎたり或は低すぎたりすることがある。この
ような場合には、トリミング不良として、第３図
あるいは第４図に示されるように、膜回路基板の
パターン形成面にレーザで不良マークが形成表示
され、廃棄処分にされていた。
第３図および第４図は夫々不良表示の従来例を
示している。第３図は、膜回路基板１のパターン
形成面２上に不良マークＦをレーザで形成表示す
る場合で、不良マークＦがパターン形成面２の全
面に大きく形成表示されている。第４図は、膜回
路基板１のパターン形成面２の例えばトランジス
タ３を接続するランド４ａ〜４ｃのうちのひとつ
のランド４ａに不良マークＦをレーザで形成表示
する場合である。
示している。第３図は、膜回路基板１のパターン
形成面２上に不良マークＦをレーザで形成表示す
る場合で、不良マークＦがパターン形成面２の全
面に大きく形成表示されている。第４図は、膜回
路基板１のパターン形成面２の例えばトランジス
タ３を接続するランド４ａ〜４ｃのうちのひとつ
のランド４ａに不良マークＦをレーザで形成表示
する場合である。
ところで、このような不良には、当然、レーザ
による切り込みが浅すぎたことによる抵抗値の不
足の場合も含まれている。このような場合には、
更に切り込めば膜抵抗の抵抗値を規定値に合わせ
ることが可能である。しかしながら、従来の表示
方法では、このような修正可能な不良の場合も含
めて廃棄処分とせざる得なかつた。すなわち、第
３図の方法によれば回路パターンが破壊されてし
まい、また、第４図の方法によれば、不良マーク
が形成表示されたランドの表面がレーザによる加
熱で酸化変質し、半田付性やワイヤーボンデイン
グ性が著しく悪化するので、トランジスタ等の電
気的接続が不確実となり、回路の信頼性が極めて
低下することになるからである。
による切り込みが浅すぎたことによる抵抗値の不
足の場合も含まれている。このような場合には、
更に切り込めば膜抵抗の抵抗値を規定値に合わせ
ることが可能である。しかしながら、従来の表示
方法では、このような修正可能な不良の場合も含
めて廃棄処分とせざる得なかつた。すなわち、第
３図の方法によれば回路パターンが破壊されてし
まい、また、第４図の方法によれば、不良マーク
が形成表示されたランドの表面がレーザによる加
熱で酸化変質し、半田付性やワイヤーボンデイン
グ性が著しく悪化するので、トランジスタ等の電
気的接続が不確実となり、回路の信頼性が極めて
低下することになるからである。
［発明の目的］
本発明は上記観点に基づいてなされたもので、
その目的は、修正可能な不良を救済することので
きる不良表示方法を提供することにある。
その目的は、修正可能な不良を救済することので
きる不良表示方法を提供することにある。
［目的を達成するための手段］
本発明においては、レーザトリミング後の抵抗
値が規定値に合わない場合に、膜回路基板のパタ
ーン形成面にレーザによつて不良マークを形成表
示する方法において、前記膜回路基板のパターン
形成面にレーザトリミングの回数に対応する数の
不良マーキング用のランドを形成し、前記不良マ
ーキング用のランドとレーザトリミングの回数と
を対応させ、不良が発生した場合に不良が発生し
たレーザトリミングに対応する不良マーキング用
のランドに不良マークを形成表示するようにした
膜回路基板の不良表示方法によつて、上記目的を
達成する。
値が規定値に合わない場合に、膜回路基板のパタ
ーン形成面にレーザによつて不良マークを形成表
示する方法において、前記膜回路基板のパターン
形成面にレーザトリミングの回数に対応する数の
不良マーキング用のランドを形成し、前記不良マ
ーキング用のランドとレーザトリミングの回数と
を対応させ、不良が発生した場合に不良が発生し
たレーザトリミングに対応する不良マーキング用
のランドに不良マークを形成表示するようにした
膜回路基板の不良表示方法によつて、上記目的を
達成する。
［発明の実施例］
第１図は本発明方法の一実施例を示す図であ
る。
る。
図において、１０は膜回路基板で、そのパター
ン形成面１１に不良マーキング用のランド１２が
形成されている。不良マーキング用のランド１２
は、本例では、配線パターン１３と電気的に独立
した状態でパターン形成面１１の除白部分に形成
されており、0.8mm角程度より大きな正方形であ
る。ランド１２は導体パターンの形成時にこれと
共に形成される。膜抵抗の数が多くレーザトリミ
ングが複数回にわけて行なわれる場合には、その
回数に対応する数の不良マーキング用のランド１
２が形成される。すなわち、膜回路基板１０にお
ける膜抵抗のトリミングが例えば５回にわけて行
なわれる場合には、５個の不良マーキング用のラ
ンド１２が形成され、各回毎に割り当てられる。
ン形成面１１に不良マーキング用のランド１２が
形成されている。不良マーキング用のランド１２
は、本例では、配線パターン１３と電気的に独立
した状態でパターン形成面１１の除白部分に形成
されており、0.8mm角程度より大きな正方形であ
る。ランド１２は導体パターンの形成時にこれと
共に形成される。膜抵抗の数が多くレーザトリミ
ングが複数回にわけて行なわれる場合には、その
回数に対応する数の不良マーキング用のランド１
２が形成される。すなわち、膜回路基板１０にお
ける膜抵抗のトリミングが例えば５回にわけて行
なわれる場合には、５個の不良マーキング用のラ
ンド１２が形成され、各回毎に割り当てられる。
このような不良マーキング用のランド１２に
は、トリミング後の抵抗値が規定値に合わない場
合に、レーザで不良マークが形成表示される。不
良マークとしては、トリミング後の抵抗値が規定
値より高い場合の不良か或は低い場合の不良かの
区別ができるように、夫々の不良の場合で互いに
異なる文字あるいは記号が形成表示されることが
望ましい。これは、互いに異なる２種の文字を用
意し、これらの文字を規定値よりも高い場合の不
良と低い場合の不良とに対応させ、不良が発生し
た場合に、トリミングされた抵抗値の規定値に対
する大小に応じて対応する文字を形成表示するよ
うにレーザトリマを制御することで実現される。
これにより、トリミングによる切り込みが浅い修
正可能なものと切り込みすぎた修正不可能なもの
との判別が容易になる。トリミングが複数回にわ
けて行なわれる場合には、不良が発生したトリミ
ング回数に対応する不良マーキング用のランド１
２に不良マークが形成表示される。この結果、不
良がいずれのトリミング回数で発生したかを容易
に判別することができ、不良に対する対応を迅速
に行なうことができる。
は、トリミング後の抵抗値が規定値に合わない場
合に、レーザで不良マークが形成表示される。不
良マークとしては、トリミング後の抵抗値が規定
値より高い場合の不良か或は低い場合の不良かの
区別ができるように、夫々の不良の場合で互いに
異なる文字あるいは記号が形成表示されることが
望ましい。これは、互いに異なる２種の文字を用
意し、これらの文字を規定値よりも高い場合の不
良と低い場合の不良とに対応させ、不良が発生し
た場合に、トリミングされた抵抗値の規定値に対
する大小に応じて対応する文字を形成表示するよ
うにレーザトリマを制御することで実現される。
これにより、トリミングによる切り込みが浅い修
正可能なものと切り込みすぎた修正不可能なもの
との判別が容易になる。トリミングが複数回にわ
けて行なわれる場合には、不良が発生したトリミ
ング回数に対応する不良マーキング用のランド１
２に不良マークが形成表示される。この結果、不
良がいずれのトリミング回数で発生したかを容易
に判別することができ、不良に対する対応を迅速
に行なうことができる。
第２図は本発明方法の別の実施例を示す図で、
その特徴は、不良マーキング用のランド１４を配
線パターン１３に附随する所謂捨てパターンとし
て形成することにある。これによれば、先の実施
例の場合と比較して配線パターンから分離しない
分だけスペースを狭くすることができ、広いスペ
ースがとれない場合に有効である。
その特徴は、不良マーキング用のランド１４を配
線パターン１３に附随する所謂捨てパターンとし
て形成することにある。これによれば、先の実施
例の場合と比較して配線パターンから分離しない
分だけスペースを狭くすることができ、広いスペ
ースがとれない場合に有効である。
以上述べた各実施例では正方形の不良マーキン
グ用のランドを例に説明したが、その他の任意の
形状とすることは勿論可能である。
グ用のランドを例に説明したが、その他の任意の
形状とすることは勿論可能である。
［発明の効果］
以上説明したように本発明によれば、膜回路基
板のパターン形成面にレーザトリミングの回数に
対応する数の不良マーキング用のランドを形成
し、不良が発生したレーザトリミングに対応する
不良マーキング用のランドに不良マークを形成表
示するようにしたので、不良マークの形成表示に
よつて回路パターンを破壊したり或はトランジス
タなどの個別部品のランドの酸化変質を来すよう
なことがなくなり、修正可能な不良を救済するこ
とができ、歩留りを向上させることができるばか
りでなく、トリミングが複数回にわけて行なわれ
る場合に、不良がいずれのトリミングで発生した
かを容易に判別することができ、不良に対する対
応を迅速になうことができるなどの効果を奏する
膜回路基板の不良表示方法を提供することができ
る。
板のパターン形成面にレーザトリミングの回数に
対応する数の不良マーキング用のランドを形成
し、不良が発生したレーザトリミングに対応する
不良マーキング用のランドに不良マークを形成表
示するようにしたので、不良マークの形成表示に
よつて回路パターンを破壊したり或はトランジス
タなどの個別部品のランドの酸化変質を来すよう
なことがなくなり、修正可能な不良を救済するこ
とができ、歩留りを向上させることができるばか
りでなく、トリミングが複数回にわけて行なわれ
る場合に、不良がいずれのトリミングで発生した
かを容易に判別することができ、不良に対する対
応を迅速になうことができるなどの効果を奏する
膜回路基板の不良表示方法を提供することができ
る。
第１図は本発明方法の一実施例を示す図、第２
図は本発明方法の別の実施例を示す図、第３図お
よび第４図は夫々不良表示の従来例を示す図であ
る。 １０：膜回路基板、１１：パターン形成面、１
２，１４：不良マーキング用のランド。
図は本発明方法の別の実施例を示す図、第３図お
よび第４図は夫々不良表示の従来例を示す図であ
る。 １０：膜回路基板、１１：パターン形成面、１
２，１４：不良マーキング用のランド。
Claims (1)
- １ レーザトリミング後の抵抗値が規定値に合わ
ない場合に、膜回路基板のパターン形成面にレー
ザによつて不良マークを形成表示する方法におい
て、前記膜回路基板のパターン形成面にレーザト
リミングの回数に対応する数の不良マーキング用
のランドを形成し、前記不良マーキング用のラン
ドとレーザトリミングの回数とを対応させ、不良
が発生した場合に不良が発生したレーザトリミン
グに対応する不良マーキング用のランドに不良マ
ークを形成表示するようにしたことを特徴とする
膜回路基板の不良表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60053965A JPS61212088A (ja) | 1985-03-18 | 1985-03-18 | 膜回路基板の不良表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60053965A JPS61212088A (ja) | 1985-03-18 | 1985-03-18 | 膜回路基板の不良表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61212088A JPS61212088A (ja) | 1986-09-20 |
| JPH0376799B2 true JPH0376799B2 (ja) | 1991-12-06 |
Family
ID=12957383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60053965A Granted JPS61212088A (ja) | 1985-03-18 | 1985-03-18 | 膜回路基板の不良表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61212088A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101392261B1 (ko) * | 2012-08-31 | 2014-05-12 | 경상대학교산학협력단 | 조명기구용 휘산 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53136662A (en) * | 1977-05-02 | 1978-11-29 | Hitachi Ltd | Method of producing thin film ic |
-
1985
- 1985-03-18 JP JP60053965A patent/JPS61212088A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101392261B1 (ko) * | 2012-08-31 | 2014-05-12 | 경상대학교산학협력단 | 조명기구용 휘산 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61212088A (ja) | 1986-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0376799B2 (ja) | ||
| US4841275A (en) | Thick-film integrated circuit device capable of being manufactured by means of easy-to-perform trimming operation | |
| CA1080856A (en) | Multilayer printed wiring board | |
| JPH0488693A (ja) | 混成集積回路用基板の製造方法 | |
| JP2005011871A (ja) | 積層型電子部品 | |
| JP2867112B2 (ja) | チップ型抵抗ネットワークとその製造方法 | |
| JPH03119783A (ja) | 混成集積回路装置、その製造方法及びその判別方法 | |
| JPS62104065A (ja) | 混成集積回路 | |
| JPH02122594A (ja) | 回路基板装置 | |
| JPH09205261A (ja) | フレキシブルプリント基板 | |
| JP3818492B2 (ja) | 多層印刷配線板 | |
| JPS6034050A (ja) | 基準電圧発生用集積回路 | |
| JPS6165465A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPH01268088A (ja) | 混成集積回路基板の品名表示方法 | |
| JPS60180157A (ja) | 皮膜抵抗器の製造方法 | |
| JPH046221Y2 (ja) | ||
| JPH0794309A (ja) | トリミング用抵抗器の抵抗値制御方法 | |
| JPS6314490A (ja) | プリント配線板およびその製造方法 | |
| JPS5864058A (ja) | 厚膜多層基板 | |
| JPH09167701A (ja) | チップ型抵抗ネットワーク | |
| JPS62276801A (ja) | 混成集積回路装置 | |
| JPH0638554B2 (ja) | 多層プリント基板 | |
| JPH02280367A (ja) | 厚膜混成集積回路の製造方法 | |
| JPS63168074A (ja) | 電子回路基板の抵抗形成方法 | |
| JPH10112587A (ja) | セラミック多層基板の製造方法 |