JPH0377155A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0377155A JPH0377155A JP1213639A JP21363989A JPH0377155A JP H0377155 A JPH0377155 A JP H0377155A JP 1213639 A JP1213639 A JP 1213639A JP 21363989 A JP21363989 A JP 21363989A JP H0377155 A JPH0377155 A JP H0377155A
- Authority
- JP
- Japan
- Prior art keywords
- program area
- instruction ram
- bit
- address
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Microcomputers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路の中でも特にμＰ（マイク
ロプロセッサ）やＤＳＰ （ディジタルシグナルプロセ
ッサ）に関するものである。
ロプロセッサ）やＤＳＰ （ディジタルシグナルプロセ
ッサ）に関するものである。
第５図は基本的なμＰおよびＤＳＰのチップの構成を示
すチップの説明図である。μＰおよびＤＳＰはチップ内
部に命令ＲＡＭ（ホ）、制御部（財）。
すチップの説明図である。μＰおよびＤＳＰはチップ内
部に命令ＲＡＭ（ホ）、制御部（財）。
データ演算部＠等により構成されている。
第７図は命令ＲＡＭ（ｍワードエ。ビット）（１）のプ
ログラム領域の説明図を示す。本命令ＲＡＭはｌビット
のアドレス線でアドレスを指定できるものとする（２’
＝ｍ）。
ログラム領域の説明図を示す。本命令ＲＡＭはｌビット
のアドレス線でアドレスを指定できるものとする（２’
＝ｍ）。
命令ＲＡＭはシステムプログラム領域とユーザープログ
ラム領域に分類される。システムプログラム領域はシス
テム動作を行うためのプログラム例えば割り込み時の分
岐命令等が書かれている領域であり、ユーザープログラ
ム領域はユーザーが自由にプログラムを書き込める領域
である。
ラム領域に分類される。システムプログラム領域はシス
テム動作を行うためのプログラム例えば割り込み時の分
岐命令等が書かれている領域であり、ユーザープログラ
ム領域はユーザーが自由にプログラムを書き込める領域
である。
以下μＰ、カよびＤＳＰの動作について説明する。
μＰやＤＳＰリセットの後、プログラムカウンタは命令
ＲＡＭの０番地を指し、μＰおよびＤＳＰはＯ番地から
順に命令を実行する。
ＲＡＭの０番地を指し、μＰおよびＤＳＰはＯ番地から
順に命令を実行する。
第７図の例では０番地に′″ＪｍｐｌＯ’ という命令
が書かれているのでこれを実行し、ユーザープログラム
領域の先頭番地１０を次に実行する。システムプログラ
ム領域の他の番地にも同様にＪｍｐ命令が書かれており
、この命令は割り込みがかかった場合等に使用される。
が書かれているのでこれを実行し、ユーザープログラム
領域の先頭番地１０を次に実行する。システムプログラ
ム領域の他の番地にも同様にＪｍｐ命令が書かれており
、この命令は割り込みがかかった場合等に使用される。
（本例ではシステムプログラム領域はＯ〜１５番地であ
る）。つまり、本例ではシステムプログラム領域のＯ番
地を実行した後すぐにユーザープログラム領域に飛び、
ユーザープログラム領域に書かれた命令を実行する。ユ
ーザープログラム実行中に割り込みがはいった場合など
はシステムプログラム領域内の命令を実行する。
る）。つまり、本例ではシステムプログラム領域のＯ番
地を実行した後すぐにユーザープログラム領域に飛び、
ユーザープログラム領域に書かれた命令を実行する。ユ
ーザープログラム実行中に割り込みがはいった場合など
はシステムプログラム領域内の命令を実行する。
次に第６図を使用して、命令ＲＡＭのアドレス選択方法
について説明する。
について説明する。
μＰやＤＳＰに対して、命令ＲＡＭに命令を書く（ダウ
ンロード）場合は、命令ＲＡＭ書き込み制御回路（財）
から命令ＲＡＭ ｆ４に対してアドレスが与えられプロ
グラム実行時はプログラムカウンタ（ＰＣ）＠から命令
ＲＡＭ（財）に対してアドレスが与えられる。この切り
替えはマルチプレクサ（Ｍ、ＵＸ）峙を用いて行われる
。
ンロード）場合は、命令ＲＡＭ書き込み制御回路（財）
から命令ＲＡＭ ｆ４に対してアドレスが与えられプロ
グラム実行時はプログラムカウンタ（ＰＣ）＠から命令
ＲＡＭ（財）に対してアドレスが与えられる。この切り
替えはマルチプレクサ（Ｍ、ＵＸ）峙を用いて行われる
。
従来のμＰ、ＤＳＰは以上の様に構成されていたので、
命令ＲＡＭのシステムプログラム領域にビット不良等の
不良があった場合、これを回避できないという問題点が
あった（ユーザープログラム領域にビット不良がある場
合はユーザーがその領域を使用しない様にして回避でき
る。）この発明は上記の様な問題点を解決するためなさ
れたもので、命令ＲＡＭのビット不良のあるシステムプ
ログラム領域と、不良のないユーザープログラム領域に
スワップすることにより、システムプログラムによる動
作は正常に動作し、上記ビット不良はユーザプログラム
で対処することにより、ビット不良のある命令ＲＡＭを
有するμＰやＤＳＰを救済することを目的とする。
命令ＲＡＭのシステムプログラム領域にビット不良等の
不良があった場合、これを回避できないという問題点が
あった（ユーザープログラム領域にビット不良がある場
合はユーザーがその領域を使用しない様にして回避でき
る。）この発明は上記の様な問題点を解決するためなさ
れたもので、命令ＲＡＭのビット不良のあるシステムプ
ログラム領域と、不良のないユーザープログラム領域に
スワップすることにより、システムプログラムによる動
作は正常に動作し、上記ビット不良はユーザプログラム
で対処することにより、ビット不良のある命令ＲＡＭを
有するμＰやＤＳＰを救済することを目的とする。
この発明に係る半導体集積回路はプログラムカウンタ（
ＰＣ）の値をアドレス変換回路により、アドレスを変換
して命令ＲＡＭに与えることにより、任意のアドレスに
対する物理的なメモリセルを変更するものである。
ＰＣ）の値をアドレス変換回路により、アドレスを変換
して命令ＲＡＭに与えることにより、任意のアドレスに
対する物理的なメモリセルを変更するものである。
この発明における半導体集積回路はアドレス変換回路に
よりビット不良のあるシステムプログラムの領域をユー
ザープログラム領域と変更することにより、システムプ
ログラム領域のビット不良をユーザープログラム領域に
ふりかえることが可能である。
よりビット不良のあるシステムプログラムの領域をユー
ザープログラム領域と変更することにより、システムプ
ログラム領域のビット不良をユーザープログラム領域に
ふりかえることが可能である。
以下、この発明の一実施例を図９について説明する。
第１図はこの発明の一実施例を示すμＰおよびＤＳＰの
命令ＲＡ Ｍ周辺の回路ブロック図である。
命令ＲＡ Ｍ周辺の回路ブロック図である。
ｐ Ｃ（３）もしくは命令ＲＡＭ書き込み制御回路（４
）から出力され九ｍワードｇｎ ビットの命令ＲＡＭ（
１）に対する１本のアドレス線はＡ１．〜Ａｏはアドレ
ス変換回路（２）を通してＡ’Ｕ・・・・・Ａ１０ と
して、命令ＲＡＭに与えられる。
）から出力され九ｍワードｇｎ ビットの命令ＲＡＭ（
１）に対する１本のアドレス線はＡ１．〜Ａｏはアドレ
ス変換回路（２）を通してＡ’Ｕ・・・・・Ａ１０ と
して、命令ＲＡＭに与えられる。
第２図は第１図のアドレス変換回路（２）の一実施例を
示す回路図で、ｌビットのアドレス変換回路（２）は任
意のビットの信号を反転するインバータ修り。
示す回路図で、ｌビットのアドレス変換回路（２）は任
意のビットの信号を反転するインバータ修り。
（財）、＠と、反転する前の信号もしくは反転後の信号
を選択するマルチプレクサ１！、 １５４１． ＠＞よ
びマルチプレクサに与える制御線により構成される。
を選択するマルチプレクサ１！、 １５４１． ＠＞よ
びマルチプレクサに与える制御線により構成される。
例えび、第１ビツトに対する制御線を′Ｈ′にすると、
ｌビットにおいてはＡ４反転した値ＡｅがＡ′ｅとして
か命令ＲＡＭに与えられる様になる。
ｌビットにおいてはＡ４反転した値ＡｅがＡ′ｅとして
か命令ＲＡＭに与えられる様になる。
ここで再び第１図に戻って、例えば、命令ＲＡＭ（１）
のシステムプログラム領域内に不良がある場合、アドレ
ス変換量＃ （２）の最り位ビット反転制御信号ＳＪを
′″Ｈ′にする。つまり、レーザをトリミング端子（６
）をレーザブローすることにより、通常グランドにショ
ートし、′Ｌ′に固定されているものが１Ｈ＃にプルア
ップされる。
のシステムプログラム領域内に不良がある場合、アドレ
ス変換量＃ （２）の最り位ビット反転制御信号ＳＪを
′″Ｈ′にする。つまり、レーザをトリミング端子（６
）をレーザブローすることにより、通常グランドにショ
ートし、′Ｌ′に固定されているものが１Ｈ＃にプルア
ップされる。
上記の動作により第３図に示す様に、任意のアドレスに
対するメモリセル物理的な位置が変更する。つまり、例
えば命令ＲＡＭが５１２ワードある場合、０〜２５５番
地と２５６〜５１１番地の領域が入れ替る様になる。
対するメモリセル物理的な位置が変更する。つまり、例
えば命令ＲＡＭが５１２ワードある場合、０〜２５５番
地と２５６〜５１１番地の領域が入れ替る様になる。
ここでユーザーは、ユーザプログラム領域のビット不良
のある２５６番地から２７１番地つまり、アドレス変換
する前の０番地から１５番地までの１６アドレスを使用
しない様なプログラムを作成すれば、このμＰ＞よびＣ
５Ｐを問題なく使うことがテキル。つまり、命令ＲＡＭ
のシステムプログラム領域にビット不良のあるモツプを
救済することができる。
のある２５６番地から２７１番地つまり、アドレス変換
する前の０番地から１５番地までの１６アドレスを使用
しない様なプログラムを作成すれば、このμＰ＞よびＣ
５Ｐを問題なく使うことがテキル。つまり、命令ＲＡＭ
のシステムプログラム領域にビット不良のあるモツプを
救済することができる。
なお、上記実施例ではアドレス変換回路（２）の変換制
御信号をレーザートリミングにより変更する場合を示し
たが、他の方法でもよく、例えば、直接ピンからコント
ロールする構成でも上記実施例と同様の効果を奏する。
御信号をレーザートリミングにより変更する場合を示し
たが、他の方法でもよく、例えば、直接ピンからコント
ロールする構成でも上記実施例と同様の効果を奏する。
また上記実施例ではシステムプログラム領域に不良があ
った場合を想定しているが第４図に示す様にユーザープ
ログラム領域のみにビット不良がある場合でもアドレス
変換することにより、未使用領域に振り分けることも可
能であり、同様の効果を得られる。
った場合を想定しているが第４図に示す様にユーザープ
ログラム領域のみにビット不良がある場合でもアドレス
変換することにより、未使用領域に振り分けることも可
能であり、同様の効果を得られる。
以上のようにこの発明によれば、レーザートリミングに
より、アドレス信号の任意のビットを反転できるアドレ
ス変換回路を付加したので、命令ＲＡＭのシステムプロ
グラム領域に不良があった場合でもその領域を不良のな
い領域と変更することができ、そのチップを救済するこ
とができるという効果がある。
より、アドレス信号の任意のビットを反転できるアドレ
ス変換回路を付加したので、命令ＲＡＭのシステムプロ
グラム領域に不良があった場合でもその領域を不良のな
い領域と変更することができ、そのチップを救済するこ
とができるという効果がある。
＠１図はこの発明の一実施例による命令ＲＡ Ｍ周辺の
回路ブロック図、第２図は第１図のアドレス変換回路（
２）の一実施例を示す回路図、第３図（、）（＋１）は
この発明の一実施例による命令ＲＡＭのアドレス書込み
状態を示す説明図、第４図（、＞ （ｈ）はこの発明の
他の実施例を示す命令ＲＡＭのアドレス書込み状態を示
す説明図、第５図は従来のμＰ、ＤＳＰの一般的な構成
を示すチップの説明図、第６図は従来の命令’ＲＡＭ周
辺の回路ブロック図、第７図はμＰ、ＤＳＰの命令ＲＡ
Ｍのプログラム領域の説明図である。 図において、（１）は命令ＲＡＭ 、 （２）はアドレ
ス変換回路、（３〉はＰＣｌ（４）は命令ＲＡＭ書込み
制御回路、（５）９５２． Ｍ、 Ｍはマルチプレクサ
、（６）はトリミング端子、（財）−一はインバータを
示す。
回路ブロック図、第２図は第１図のアドレス変換回路（
２）の一実施例を示す回路図、第３図（、）（＋１）は
この発明の一実施例による命令ＲＡＭのアドレス書込み
状態を示す説明図、第４図（、＞ （ｈ）はこの発明の
他の実施例を示す命令ＲＡＭのアドレス書込み状態を示
す説明図、第５図は従来のμＰ、ＤＳＰの一般的な構成
を示すチップの説明図、第６図は従来の命令’ＲＡＭ周
辺の回路ブロック図、第７図はμＰ、ＤＳＰの命令ＲＡ
Ｍのプログラム領域の説明図である。 図において、（１）は命令ＲＡＭ 、 （２）はアドレ
ス変換回路、（３〉はＰＣｌ（４）は命令ＲＡＭ書込み
制御回路、（５）９５２． Ｍ、 Ｍはマルチプレクサ
、（６）はトリミング端子、（財）−一はインバータを
示す。
Claims (1)
- 命令を格納する命令ＲＡＭと、この命令ＲＡＭに書かれ
た内容（プログラム）を実行するための演算部とを備え
、前記命令ＲＡＭに対するアドレスのうち任意のビット
を反転することを可能にしたアドレス変換回路を備えた
ことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213639A JPH0377155A (ja) | 1989-08-19 | 1989-08-19 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213639A JPH0377155A (ja) | 1989-08-19 | 1989-08-19 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0377155A true JPH0377155A (ja) | 1991-04-02 |
Family
ID=16642487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213639A Pending JPH0377155A (ja) | 1989-08-19 | 1989-08-19 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0377155A (ja) |
-
1989
- 1989-08-19 JP JP1213639A patent/JPH0377155A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0535391B2 (ja) | ||
| ATE174700T1 (de) | Prozedurzustandsdeskriptorsystem für digitale datenprozessoren | |
| JPS62271003A (ja) | プログラマブルコントロ−ラ | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JP2659115B2 (ja) | シーケンスコントローラ | |
| JPS60126731A (ja) | プログラム制御方法 | |
| JPS6220034A (ja) | プログラム状態語切換制御方式 | |
| JPS5588140A (en) | Address branch system of microprogram controller | |
| JPH04155278A (ja) | Ｌｓｉテスタ | |
| JP2935710B2 (ja) | プロセッサ集積回路装置のテスト装置 | |
| JPH02207344A (ja) | ソフトウェア開発支援装置 | |
| JPH1165884A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JPS6276756A (ja) | 自己検査回路を備えた半導体装置 | |
| JPS62256138A (ja) | デ−タ処理装置 | |
| JPS62298854A (ja) | メモリテスト方式 | |
| JPH069031B2 (ja) | マイクロプロセツサ | |
| JPH08185341A (ja) | Ｃｐｕシミュレータ | |
| JPS60254344A (ja) | メモリアドレス割付け方式 | |
| JPH05342377A (ja) | マイクロコンピュータ | |
| JPS61128343A (ja) | マイクロコンピユ−タ装置 | |
| JPH049344B2 (ja) | ||
| JPS605341A (ja) | 情報処理装置 | |
| JPS63153648A (ja) | プログラムメンテナンス装置 | |
| JPH11134254A (ja) | 分析データ演算制御装置 | |
| JPS6378233A (ja) | マイクロプログラム制御装置 |