JPS605341A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、マイクロプログラム制御の情報処理装置に関
するものである。

〔発明の背景〕

マイクロプログラム制御の情報処理装置は、処理装置の
基本動作を指定するマイクロ命令セットによりプログラ
ミングを行ない、これを制御記憶装置に格納し、これか
ら途次マイクロ命令を読み出して実行する事により、処
理装置の動作を実現する。このマイクロ命令の読み出し
制御は、マイクロプログラムシーケンサにより行ってい
る。

従来のマイクロプログラムシーケンサを使用した処理装
置のブロック図を第１図に示す。

この例に示すマイクロプログラムシーケンサ１は、アド
レスレジスタ６とアドレス更新回路５と演算器４の出力
結果の１部を保持するレジスタ８とアドレス選択回路７
より構成され、アドレス選択回路７により選択されたア
ドレスに従い制御記憶装置２に格納されているマイクロ
命令を読み出してマイクロ命令レジスタ３にセットする
。マイクロ命令レジスタ３にセットされた内容により演
算器４．マイクロプログラムシーケンサ１の動作が決定
する。マイクロ命令が演算器４の出力結果により、以後
の動作が変わる処理がある場合には、第２図に示した様
に、マイクロ命令レジスタ３にセットされたブランチア
ドレス９と演算器の出力結果の１部のデータ１０を合成
して次のマイクロ命令アドレスとして分岐する。この時
アドレス選択回路７は、該合成アドレスを選択する。

本例にて示した様に、従来の情報処理装置のマイクロプ
ログラムシーケンサによるマイクロ命令の分岐において
、演算結果によりマイクロ命令を分岐する場合は、マイ
クロ命令のブランチアドレス部と演算結果を合成してブ
ランチアドレスを作成していた為、レジスタ８のデータ
長により分岐数が決められていた。例えば、レジスタ８
のデータ長が２ビツトの４ｗａｙブランチの場合には、
４通りにしか分岐できない為、１６通りに分岐したい場
合には、先ず演算結果により４通りに分岐した後、演算
結果を２ビツト右シフトし、この結果により更に４通り
に分岐するという方法をとっていた。

〔発明の目的〕

本発明の目的は、１マイクロ命令で、最適な分岐数によ
り分岐する事が可能な情報処理装置を提供することにあ
る。

〔発明の概要〕

本発明は、演算結果自身をマイクロ命令アドレスとする
事により、１マイクロ命令で任意の分岐数によるマイク
ロ命令分岐を行なうことを特徴とするものである。

〔発明の実施例〕

以下、本発明の一実施例につぎ図を用いて説明する。第
６図は、本発明の一実施例を示す情報処理装置のブロッ
ク図である。

マイクロプログラムシーケンサ１は、アドレスレジスタ
６とアドレス更新回路５と演算器４の出力結果を保持す
るレジスタ８とアドレス選択回路７より構成され、アド
レス選択回路７により選択されたアドレスに従い制御記
憶装置２に格納されているマイクロ命令を読み出してマ
イクロ命令レジスタ３にセットする。

レジスタ８のデータ長は、マイクロ命令アト、　３　。

レスのデータ長と同じであり、演算器の出力結果のデー
タ長が該データ長より長い場合は、上位のビットは無視
し、下位のみレジスタ８にセットする。マイクロ命令が
、演算器の出力結果により分岐したい場合には、アドレ
ス選択回路７によりレジスタ８の出力を選択し、レジス
タ８の出力自身をマイクロ命令アドレスとして分岐する
。

次に当該マイクロブログラムシーケンサラ用いて演算結
果により１６通りに分岐する場合の例をマイクロ命令ス
テップ毎の動作により説明する。

ステップ１　テストしたい演算の出力結果を処理装置内
のワークレジスタ１にセットする。

ステップ２　ワークレジスタ１の内容と別によりめた下
位４ビツトがてべて１″で上位が全て０”の値の論理積
をワークレジスタ２にセットする。下位３ビツトがすべ
て１″で上位が全てｌＯ″の値は、マイクロ命令のリテ
ラル部（マイクロ命令の値自身を数値とする。）より与
え、４　＋ る。

ステップ３　ブランチアドレスの基準アドレスヲワーク
レジスタ乙にセットする。基準アドレスは下位４ビツト
が全て加”の値でマイクロ命令のリテラル部より与える
。

ステップ４　ワークレジスタ２とワークレジスタ６の論
理和をとりマイクロプログラムシーケンサのレジスタ８
にセットする。

ステップ５　レジスタ８の値をマイクロ命令アドレスと
して分岐する。

ステップ１からステップ５を実行する事により演算結果
の下位４ビツトの値によりマイクロ命令を分岐する事が
できる。本例では、１６通りに分岐する方法を述べたが
、それ以上の値も同様にマイクロ命令のリテラル部の値
を変える事により行なえる。

以上の制御により、本実施例によれば、演算結果の任意
のビット数と基準ブランチアドレスをマイクロ命令にて
合成して、マイクロ命令アドレスとする事により、１マ
イクロ命令で演算結果の任意のビット数の値に従い分岐
する事ができる。

〔発明の効果〕

本発明によれば、演算結果によりマイクロ命令の処理が
分力、る場合、１マイクロ命令にて任意の分岐数にて分
岐する事ができるので、分岐に要する処理時間の短縮化
が図れ、処理装置の高速化に効果がある。

【図面の簡単な説明】

第１図は、従来例を示す情報処理装置のブロック図、第
２図は従来例のブランチアドレス作成方法を示す説明図
、第３図は本発明の一実施例を示す情報処理装置にのブ
ロック図である。 １・・・マイクロプログラムシーケンサ、２・・・制御
記憶装置、３・・・マイクロ命令レジスタ、４・・・演
算器、５・・・アドレス更新回路、６・・・アドレスレ
ジスタ、７・・・アドレス選択回路、８・・・演ｐ二出
力保持レジスタ１ 、７　。 第　／　図 茅　２月

Claims (1)

【特許請求の範囲】
1. 制御記憶装置内に格納されているマイクロ命令が、マイ
   クロ命令の読み出しを制御するマイクロプログラムシー
   ケンサの指定により順次マイクロ命令レジスタに読み出
   されて実行されるマイクロプログラム制御の情報処理装
   置においテ、前記マイクロプログラムシーケンサが、演
   Ｓ器の出力結果のうち、マイクロ命令アドレスと同じ長
   さ分のみ保持するレジスタと、アドレス更新回路の結果
   を保持するアドレスレジスタと両レジスタを選択する選
   択回路とから構成されていることを特徴とする情報処理
   装置。