JPH0377178A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビカメラによって撮像され、多値化さ
れたディジタル画像情報を処理する画像処理装置に関す
るものである。

（従来の技術） 従来から濃淡画像のパターン認識を行うには、まず画像
全体に対し、濃度変換・微分等の前処理を行い、画像中
のエツジを構成する特徴点を抽出し、その連なりからな
る線画を作成し、その後その線画の特徴を抽出してパタ
ーンの認識を行っている。このような処理を、　ｃｐｕ
によるソフト処理で実行すると、画像データが膨大な量
であるため、処理時間が遅いという欠点がある。そのた
め、処理内容は単純であるが、データ量が多く最も時間
のかかる前処理部を専用のデータ処理回路を用い、高速
化を図っている画像処理装置が多い。

第５図は、例えば東芝レビュー４０巻８号昭和６０年第
６７４頁に示された従来の画像処理装置の構成図を示し
、図中（１）はテレビカメラ、（２）は画像入力回路、
（３）は画像データを格納する画像メモリ、（４）は前
処理を高速に実行する専用のデータ処理回路、（５）は
画像データをモニタ（６）に表示するための画像出力回
路、（７１）〜（７４）は画像データを伝送する４系統
の画像バス、（８）はシステムバス（９）を介し装置の
動作を制御するＣＰＵである。

次に動作について説明する。テレビカメラ（１）により
撮像された画像信号は、画像入力回路（２）に人力され
、各画素毎に多値化され、画像バス（７１）を介し画像
メモリ（３）に格納される。格納された画像データを順
次読み出した信号、あるいは画像入力回路（２）の出力
信号を、画像バス（７１）を介し順次データ処理回路（
４）に送出し、濃度変換・微分等の前処理を高速に実行
し、その処理結果は画像バス（７２）を介し順次画像メ
モリ（３）に格納される。この格納された処理結果の画
像データは、ＣＰ［Ｊ　（ａ）で制御されたシステムバ
ス（９）を経由して適時にｃｐｏ　（ａ）で処理され、
特徴抽出が行われる。また、処理結果は、画像メモリ（
３）、あるいはデータ処理回路（４）から画像バス（７
１）〜（７４）のどれかを経由して画像出力回路（５）
へ、もしくは、ＣＰＵ　（８）からシステムバス（９）
を経由して画像出力回路（５）へ送られ、モニタ（６）
に表示される。

上記第５図に示した画像処理装置は、専用のデータ処理
回路（４）と、画像データがバス上で競合しないように
入力と出力とに分けて使用し得る４系統の画像バス（７
１）〜（７４）を設け、順次送られてくる画像データを
データ処理回路（４）で受けつつ、処理結果を出力でき
る構成とし、前処理の高速化を図った装置である。

また、データ処理回路の種類を増やすことにより、処理
能力を増強することができる。

（発明が解決しようとする課題〕 従来の画像処理装置は、以上のようにデータ処理回路と
４系統の画像バスから構成されているので、如何にデー
タ処理回路を増強しても画像バスでの競合のため任意の
パイプライン処理ができないという問題があった。

第６図はバイブライン処理の説明図であり、データ処理
回路（４１）〜（４５）で各々処理Ａ−Ｅが行われると
する。バイブライン処理は、前段の処理結果を次段の人
力として流すことで連続処理を行い、全体として処理時
間を短縮する手法であるが、第６図（ａ）では３段のバ
イブライン処理しか実行できない。即ち、画像バス（７
１）を介し入力される画像データをデータ処理回路（４
１）にて処理Ａを実行し、順次出力される処理結果を画
像バス（７２）を介しデータ処理回路（４２）に人力し
処理Ｂを実行する。処理Ｂから順次出力される処理結果
を画像バス（７３）を介しデータ処理回路（４３）に人
力し処理Ｃを実行する。処理Ｃの出力が画像バス（７４
）を使用することになり、４系統の画像バス全てに同時
にデータが流れることになる（第６図（ａ）で実線の矢
印）。それ故、画像バスの競合のため、データ処理回路
（４４）　、　（４５）でデータ処理回路（４１）〜（
４３）と同時に処理を行うことができず、データ処理回
路（４３）の出力を一度メモリに格納し、その後そのメ
モリからデータを読み出し、データ処理回路（４４）　
、　（４５）で処理り、Ｅを行う必要があったく第６図
（ａ）で破線の矢印）。

つまり、４段以上のバイブライン処理を行うときには、
第６図（ｂ）に示す様に３段毎にバイブライン処理がと
ぎれ、第６図（Ｃ）に示す本来のバイブライン処理に比
べ、処理時間が増大する欠点があった。

また、これを達成するためには、必要なパイプライン段
数より１つ多い数の画像バスを設置する必要があるが、
予め多くの画像バスを用意するのはハードウェア量が著
しく増大する欠点があり、また増設時に用意するのは画
像メモリ、他のデータ処理回路と画像バスとの接続部を
変更する必要が生じるという問題があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、増設時に他の画像メモリ、他のデータ処理
回路と画像バスとの接続部を変更する必要もなく、処理
速度向上のためのバイブライン処理を任意の段数でかつ
任意の順序で実行可能である画像処理装置を得ることを
目的とする。

（課題を解決するための手段） この発明に係る画像処理装置は、テレビカメラによる画
像信号を各画素毎に多値化して画像バスに送出する画像
入力回路と、画像バスに接続され、画像データを格納す
る画像メモリと、画像バスからの画像データに対し、デ
ータ処理を施した結果を画像バスに出力するデータ処理
回路と、画像バスからの画像データを格納し表示するた
めの表示用メモリを含む画像出力回路と、システムバス
を介し装置の動作を制御するＣＰＵとから構成される画
像処理装置において、上記画像入力回路、画像メモリ、
データ処理回路、及び画像出力回路と、画像バスとの間
で任意の接続を可能にするバス結合コントロール回路を
画像バス上に分散配置し、上記バス結合コントロール回
路間を接続する画像バスをリング状に結合する画像リン
グバスとして構成することで、上記画像入力回路、画像
メモリ、データ処理回路、及び画像出力回路と画像バス
との間の接続を変化しうる様にし、任意のバイブライン
処理を可能にしたものである。

（作　用） この発明において、画像リングバス上のバス結合コンロ
ール回路は、マルチプレクサ回路とラッチ回路により構
成され、ＣＰＵからの制御により、画像リングバスの接
続を柔軟に変化し、画像リングバスでの競合を回避し、
任意のバイブライン処理を実現する。

（実施例） 以下、この発明の一実施例を図について説明する。第１
図において、（１）はテレビカメラ、（２）はテレビカ
メラ（１）により撮像され得られた画像信号を各画素毎
に多値化する画像入力回路、（３１）　、　（３２）は
画像データを格納する画像メモリ、（４１）、（４２）
は順次送られてくる画像データに対し、濃度変換・微分
等の前処理を高速に実行しその処理結果を順次出力する
データ処理回路である。また、（７５）　、　（７６）
　、　（７７）は画像データを伝送する画像リングバス
、（５）は画像リングバス（７５）〜（７７）から送ら
れてくる画像データを格納しモニタ（６）に表示するた
めの表示用メモリを含む画像出力回路、（８）はシステ
ムバス（９）を介し装置全体をｖｌＪ御すルｃｐｕテあ
る。（１０１）　〜（１０６）　ハ、画像入力回路（２
）、画像メモリ（３１）　、　（３２）　、データ処理
回路（４１）　、　（４２）及び画像出力回路（５）と
画像リングバス（７５）〜（７７）との間の接続をＣＰ
Ｕ　（８）からのコントロールにより任意に変化するバ
ス結合コントロール回路で、このバス結合コントロール
回路（１０１）〜（１０６）は画像リングバス（７５）
〜（７７）上に分散配置され、各々のバス結合コントロ
ール回路は左右のバス結合コントロールと接続すること
でリング状接続の画像リングバスを構成している。

第２図は上記バス結合コントロール回路（１０ｎ）（ｎ
は自然数）の内部構成の一実施例である。図中、（＋１
１）　〜（１１６）は各々画像リングバス（７５ａ）〜
（７７ａ）　、　　（７５ｂ）　〜（７７ｂ）の入力デ
ータを保持するラッチ回路、（１１７）〜（１１９）は
各々画像入力回路、画像メモリ、データ処理回路あるい
は画像出力回路からの人力データを保持するラッチ回路
、（１２１）〜（１２［ｉ）は各々ラッチ回路（１１４
）〜（Ｉｌｆｉ）　、　（１１１）〜（１１３）の対応
する出力１つとラッチ回路（１１７）〜（１１９）の３
つの出力の４個からどれか１つを選択するマルチプレク
サ回路、（１２７）〜（１２９）は各々ラッチ回路（１
１１）〜（１１Ｂ）の６つの出力のうちどれか１つを選
択するマルチプレクサ回路、（１３１）〜（１３６）は
各々マルチプレクサ回路（１２１）〜（１２６）の出力
を保持し画像リングバス（７５ａ）　〜（７７ａ）　　
　（７５ｂ）　〜（７７ｂ）に出力するラッチ回路、（
１３７）〜（１３９）は各々マルチプレクサ回路（１２
７）〜（１２９）の出力を保持し画像入力回路、画像メ
モリ、データ処理回路あるいは画像出力回路に出力する
ラッチ回路を示し、（：ＰＩＦ　（８）により、上記マ
ルチプレクサ回路（１２Ｌ）〜（１２９）での選択をコ
ントロールすることで、画像リングバス（７５）〜（７
７）と画像入力回路、画像メモリ部、データ処理回路、
画像出力回路との間で、バス接続を任意に変化すること
が可能になる。

次に動作について第３図により説明する。説明のため、
データ処理回路（４１）〜（４５）の５台、画像入力回
路（２）、画像メモリ（３１）、バス結合コントロール
回路（１０１）〜（１，０７）の７台、画像リングバス
（７５）〜（７７）の３系統のときを示す。この第３図
は、画像入力回路（２）から出力される（処理Ａと称す
）画像データに対し、データ処理回路（４１）〜（４５
）行われる処理Ｃ〜Ｇの５段のバイブライン処理を行い
、処理結果を画像メモリ（３１）に格納する（処理Ｂと
示す）ときの画像リングバスと画像入力回路、画像メモ
リ、データ処理回路との結合状態を示す図であり、処理
Ａ−Ｃ−Ｆ−Ｄ−Ｇ−Ｅ−Ｂの順で行われるバイブライ
ン処理を示している。画像入力回路（２）から出力され
る画像データは、バス結合コントロール回路（１０１）
〜（１０３）を介しデータ処理回路（４１）に送られ処
理Ｃが施される。次に、処理Ｃの出力はバス結合コント
ロール回路（１０３）〜（１０６）を介しデータ処理回
路（４４）に送られ処理Ｆが実行される。以下、図に示
す様に、画像リングバスとバス結合コントロール回路（
１０１）〜（１０７）を用い、データ処理回路（４２）
。

（４５）　、　（４３）を順に接続し処理り、Ｇ、Ｅを
実行し、処理Ｅの処理結果を画像メモリ（３１）に格納
し、画像リングバスでの競合を避はバイブライン処理を
達成する。

ここで、画像入力回路（２）は画像メモリであってもよ
く、画像メモリ（３１）は画像出力回路であってもかま
わない。さらに、画像入力回路、画像メモリ、データ処
理回路、画像出力回路の配置は自由であり、３系統の画
像リングバスにより任意５段のバイブライン処理が実行
可能である。即ち、データ供給部から任意２つのデータ
処理回路を通る経路を１系統の画像リングバスを用いて
構成しく第３図で処理Ａ−Ｃ−Ｆの経路）、その処理結
果の出力が次の任意の２つのデータ処理回路を通る経路
を次の１系統の画像リングバスを用いて構成する（第３
図で処理Ｆ−Ｄ−Ｇの経路）。最後に、その処理結果の
出力が次のデータ処理回路とデータ格納部へ至る経路を
最後の１系統の画像リングバスを、用いて構成すること
で、データ供給部とデータ格納部との間で任意順序の５
段のバイブライン処理を実現する。なお、第３図で破線
は使用していない画像リングバスを示している。また、
従来例でも画像バスを６本にすれば任意順序５段のパイ
ブランイ処理が可能であり、６段以上のバイブライン処
理には対応不可能であるが、この発明では、処理の順番
にデータ処理回路を並べておけば１系統の画像リングバ
スで任意段数のバイブライン処理が可能になることから
れかるように６段以上のバイブライン処理にも任意順序
ではないが対応可能である。また、データ処理回路、画
像メモリ等はバス結合コントロール回路を付加した形で
増設かつ移動可能であり、さらに、バス結合コントロー
ル回路で画像リングバスの接続を一方の画像リングバス
からの画像データを他方の画像リングバスへ送出しつつ
画像メモリ部に送出する様にすることでバイブライン処
理の途中結果を画像メモリに格納することも可能となり
、拡張性、柔軟性に富む画像処理装置を形成することが
できる。

なお、上記実施例ではバス結合コントロール回路に、全
てのバス接続が可能になる様にラッチ回路とマルチプレ
クサ回路により構成したものを示したが、これはＲＡＭ
で論理式を作成した回路を用いることで、通電中にプロ
グラマブルにバス接続を変化しうる構成とし、ｃｐｕ　
（ａ）からの指令により適宜処理に必要なバス接続のみ
を行う様に構成し、ハードウェア量の削減を図ってもよ
い。

第４図はこの内部構造可変型のバス結合コントロール回
路の一構成例を示す図であり、第３図に示したバイブラ
イン処理を行うときのバス結合コントロール回路の内部
構成を示している。

第４図（ａ）は、第３図においてデータ処理回路（４３
）に接続するバス結合コントロール回路（１０５）の内
部構成を示す図であり、画像リングバス（７５ａ）から
の人力をラッチ回路（１１１１）　、　（１３４１）を
介し画像リングバス（７５ｂ）に送出し、画像リングバ
ス（７６ｂ）からの入力をラッチ回路（１１５１）（１
３２１）を介し画像リングバス（７６ａ）　に送出し、
画像リングバス（７７ｂ）からの人力をラッチ回路（１
１６１）　、　（１３９１）を介しデータ処理回路（４
３）に送出し、データ処理回路（４３）からの人力をラ
ッチ回路（１１７１）　、　（１３３１）　を介し画像
リングバス（７７ａ）　　に送出するという処理に必要
なバス接続のみを行うようにしたものである。（：ＰＩ
Ｊ　（８）からのコントロールにより、バス結合コント
ロール回路（１０１）〜（１０７）の内部構成を、第４
図（ａ）　と同様に処理に必要なバス接続を行うように
すれば、任意順序のバイブライン処理は実現可能であり
、上記実施例と同様の効果を奏する。また、第４図（ａ
）　に示した方法ではバス結合コントロール回路にＲＡ
Ｍで論理式を作成した回路を用いているので内部構成を
変化するとき内部構造作成用データをバス結合コントロ
ール回路毎に書き換える必要があり、変更時に時間がか
かる欠点があるが、第４図（ｂ）に示す内部構造をもつ
バス結合コントロール回路を用い変更時間の短縮を図っ
てもよい。

第４図（ｂ）に示すバス結合コントロール回路は、第４
図（ａ）に示したものに対し、ラッチ回路（１１１１）
　、　（１１７１）の出力を選択しラッチ回路（１３４
１）に出力するマルチプレクサ回路（１２４１）、同様
にラッチ回路（、（１１５１）、（１１７１）　］　、
　　［（ｔｔａｔ）。

（１１７１）］　、　　［（ｔｕｔ）、（ｘｌｓｌ）、
（ｈａｔ）コの出力から各々１つを選択しラッチ回路（
１３２１）　、　（１３３１）　。

（１３９１）に各々出力するマルチプレクサ回路（１２
２１）（１２３１）　、　（１２９１）を付加した構成
とし、マルチプレクサ回路での選択をコントロールする
ことにより接続形態を変化しうる様にしたものである。

第３図に示したバイブライン処理では、バス結合コント
ロール回路毎での画像リングバス（７５）〜（７７）の
データの流れの方向は一定であるので、バス結合コント
ロール回路（１０１）〜（１０７）を全て第４図（ｂ）
　　に示した構造とし、ＣＰＵ　（８）によりマルチプ
レクサ回路での選択をコントロールするようにしても上
記実施例と同様の効果を奏する。また、変更も１回です
むため、変更時間の短縮も図れる。

また、上記実施例では画像リングバス３系統、データ処
理回路１個につき１種の処理を行う場合を示したが、処
理内容に応じ、複数の画像リングバスを用いてもよく、
１個のデータ処理回路に複数の処理を含むように構成し
てもよい。

〔発明の効果〕

以上のように、この発明によれば、画像入力回路、画像
メモリ、データ処理回路及び画像出力回路と、リング状
に接続される画像リングバスとの間で任意の接続を可能
にするバス結合コントロール回路を画像リングバス上に
分散配置し、バスの競合を回避し得るように構成したの
で、バス結合コントロール回路を付加した形で画像メモ
リ、データ処理回路等が増設可能で、かつ、それらを用
いた柔軟なパイプラインＩＡ理が実行可能となり、ＩＡ
理時間の短縮が図れる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による画像処理装置の構成
を示すブロック図、第２図はバス結合コントロール回路
の内部構成を示すブロック図、第３図はバイブライン処
理実行時の画像リングバスの結合状態を示す説明図、第
４図（ａ）　、　（ｂ）は内部構造可変型のバス結合コ
ントロール回路の一構成を示すブロック図、第５図は従
来の画像処理装置の構成を示すブロック図、第６図は従
来の画像処理装置でのバイブライン処理の問題を示す説
明図である。 （１）はテレビカメラ、（２）は画像入力回路、（３）
　、　（３１）　、　（３２）は画像メモリ、（４）　
、　（４１）〜（４５）はデータ処理回路、（５）は画
像出力回路、（６）はモニタ、（７１）〜（７４）は画
像バス、（７５）〜（７７）は画像リングバス、（８）
はＣＰＵ　　（９）はシステムバス、（１０）はバス結
合コントロール回路、（１１１）〜（１１９）　、　（
１３１）〜（１３９）　、　（１１１１）〜（１１５１
）　、（１１６１）（１１６１）（１１７１）　、　（
１３２１）　、　（１３３１）　、　（１３４１）　、
　（１３９１）はラッチ回路、（１２１）〜（１２９）
　、　（１２２１）　、　（１２３１）　、　（１２４
１＞（１２９１）はマルチプレクサ回路。 なお、各図中、同一符号は同−又は相当部分を示すもの
とする。

Claims (1)

【特許請求の範囲】
1. テレビカメラによる画像信号を各画素毎に多値化して画
   像バスに送出する画像入力回路と、画像バスに接続され
   、画像データを格納する画像メモリと、画像バスからの
   画像データに対し、データ処理を施した結果を画像バス
   に出力するデータ処理回路と、画像バスからの画像デー
   タを格納し表示するための表示用メモリを含む画像出力
   回路と、システムバスを介し装置の動作を制御するＣＰ
   Ｕとから構成される画像処理装置において、上記画像入
   力回路、画像メモリ、データ処理回路、及び画像出力回
   路と、画像バスとの間で任意の接続を可能にするバス結
   合コントロール回路を画像バス上に分散配置し、上記バ
   ス結合コントロール回路間を接続する画像バスをリング
   状に結合する画像リングバスとして構成することで、上
   記画像入力回路、画像メモリ、データ処理回路、及び画
   像出力回路と画像バスとの間の接続を変化しうる様にし
   、任意のパイプライン処理を可能にしたことを特徴とす
   る画像処理装置。