JPS63216183A

JPS63216183A - 画像処理装置

Info

Publication number: JPS63216183A
Application number: JP4888187A
Authority: JP
Inventors: Shinichi Kuroda; 伸一黒田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1987-03-05
Filing date: 1987-03-05
Publication date: 1988-09-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明はテレビカメラにより撮像され、多値化されたデ
ジタル画像データを処理する画像処理装置に関する。

［従来の技術］従来、濃淡画像のパターン認識を行うには、画像データ
に対し濃淡変換処理及び微分処理等の前処理を行ない、
画像データ中の被撮像物体のエツジに対応する部分、即
ち特徴点を抽出し、特徴点の連なりからなる線画を作成
し、線画の特徴を抽出し、被撮像物体のパターン認識を
行なっている。

このような前処理をソフトウェアで実行すると、画像デ
ータは膨大な量、例えば１０２４Ｘ　１０２４−１０４
８５７６画素分あるので、処理時間がかかってしまう欠
点かある。

そこで、処理内容が単純であるが、処理すべきデータ量
が多い前処理を、専用のデータ処理回路を用いて行ない
、高速化を図っている画像処理装置が考えられている。

第７図は東芝レビュー第４０巻第８号第６７４頁に記載
されている従来の画像処理装置の構成図である。第７図
において、（１）はテレビカメラ、（２）は画像入力回
路、（３）は画像データを格納する画像メモリ、（４）
は前処理を高速に実行する前処理専用のデータ処理回路
、（５）は画像データをモニタ（６）に表示する画像出
力回路、（７１）、（７２）は画像データを伝送する双
方向の画像データバス、（８）はシステムバス（９）を
介して装置の動作を制御する中央処理装置（以下、ＣＰ
Ｕという）である。

なお、従来の画像処理装置は２系統の画像データバス（
７１）、（７２）を備えているが、これは画像データが
画像データバス（７１）、（７２）上で競合しないよう
にするためである。データ処理回路（４）は画像データ
バス（７１）及び（７２）を画像データの入力及び出力
に分けて使用し、入力される画像データを順次処理し、
その処理結果を順次出力するのである。この画像データ
バス（７１）、（７２）は２系統に限るものではない。

又、データ処理回路（９）の種類を増やすことにより、
さらに画像処理装置の処理能力を増強できる。

次に、従来の画像処理装置の動作について説明する。ま
ず、テレビカメラ（１）によって被撮像物体を撮影し得
られた画像信号が画像入力回路（２）に人力されると、
画像入力回路（２）は画像信号を各画素毎に所定のレベ
ルで多値化して、画像データバス（７１）を介して画像
メモリ（３）に格納する。

次いで、データ処理回路（４）は画像データバス（７１
）を介して画像入力回路（２）から出力される画像デー
タ又は画像メモリ（３）に格納された画像データを順次
人力し、濃度変換処理及び微分処理等の前処理を高速に
実行し、その処理結果を画像データバス（７２）を介し
て画像メモリ（３）に順次格納し、又は画像データバス
（７１）、（７２）を介して画像出力回路（５）に送り
、モニタ（６）に表示させる。

次いで、ＣＰ　Ｕ　（８）はＣＰ　Ｕ　（８）によって
制御されるシステムバス（９）を介して画像メモリ（３
）に格納された画像データを読み出し、特徴抽出処理を
実行し、その実行結果をシステムバス（９）を介して画
像メモリ（３）に格納し、又は画像出力回路（５）に送
り、モニタ（６）に表示させる。

［発明が解決しようとする問題点］ところで、上記構成の従来のマルチプロセッサ型画像処
理装置は、データ処理回路（９）及び画像データバス（
７１）、（７２）により、前処理を行なっている。この
ため、ある画像データに対して、連続的に前処理を行な
って、最終的な処理結果に加えて処理過程の結果をも必
要とする場合、画像データバス（７１）、（７２）でデ
ータの競合が生じるので、データ処理回路（９）が一つ
の処理を終了した時点で、その処理結果を一旦画像メモ
リ（３）に格納し、その格納した処理結果を読み出し、
次の処理を実行する必要があった。従って、処理時間が
かかってしまうという問題があった。

又、多くのデータ処理回路（９）及び画像メモリ（３）
を備えるようにしても、画像データバス（７１）、（７
２）で画像データの競合が生じるので、並列処理ができ
ないのである。画像データの競合が生じないように画像
データバス（７１）及び（７２）を増加すると、装置が
大炎りなものになってしまうとういう問題があった。

本発明は上記問題点を解決するためになされたもので、
処理過程の結果を必要とする場合であっても、処理速度
に影響を与えることなく連続的な処理を行なうことがで
き、さらに並列処理が可能な画像処理装置を提供するこ
とを目的とする。

［問題点を解決するための手段］そこで、本発明では入力された画像信号を画像データと
して出力する画像入力回路と、画像データを格納するＭ
個の画像メモリと、画像データに所定の処理を施し、処
理の結果を出力するＮ個のデータ処理回路と、画像デー
タを格納し、表示するための表示用メモリを有する画像
出力回路と、画像入力回路、Ｍ個の画像メモリ、Ｎ個の
データ処理回路及び画像出力回路相互間における画像デ
ータの伝送を行なう画像データバスと、システムバスを
介して、画像入力回路、Ｍ台の画像メモリ、Ｎ台のデー
タ処理回路及び画像出力回路の動作を制御する中央処理
装置と、少なくともＭ個の画像メモリ及びＮ個のデータ
処理回路と画像データバスとの接続部分にそれぞれ分散
配置され、画像入力回路、Ｍ個の画像メモリ、Ｎ個のデ
ータ処理回路及び画像出力回路相互間における画像デー
タの伝送を制御するバス結合制御回路とから画像処理装
置を構成する。

［作　用］上記構成の画像処理装置は、連続処理、並列処理及びブ
ロードキャスト転送等、Ｎ個のデータ処理回路の処理内
容に応じて、画像入力回路、Ｍ個の画像メモリ、Ｎ個の
データ処理回路及び画像出力回路相互間における画像デ
ータの伝送をバス結合制御回路の１ｊｊ御により、画像
データバス上での画像データの競合及び衝突を回避する
。

［実施例］以下、本発明の一実施例を添付図面を参照して詳細に説
明する。

第１図は本発明に係る画像処理装置のブロック図である
。第１図において、（１）はテレビカメラ、（２）は画
像入力回路、（３１）、（３２）は画像データを格納す
る画像メモリ、（４１）、（４２）は画像データに対し
て前処理を実行し、その処理結果を出力するデータ処理
回路、（５）は画像データを格納し、モニタ（６）に表
示するための表示用メモリを備えた画像出力回路、（７
３ａ）　−（７３ｂ）　−（７３ｃ）　−（７３ｄ）−
（７３ｅ）　、（７４ａ）　−（７４ｂ）　−（７４ｃ
）　−（７４ｄ）　−（７４ｅ）は画像データを伝送す
る２系統０一方向の画像データバス、（７５ａ）　、（
７５ｂ）　、（７５ｃ）、（７５ｄ）　、（７８ａ）　
、（７６ｂ）　、（７６ｃ）　、（７Ｅｆｄ）は画像メ
モリ（３１）、り３２）、データ処理回路（４１）、（
４２）と画像データバス（７３ａ）〜（７３ｅ）　、（
７４ａ）〜（７４ｅ）とを接続する一方向のバス（以下
、説明のため画像データバスという）　、（１０ａ）　
、（１０ｂ）　、（ｆｏｅ）、（１０ｄ）は画像データ
バス（７３ａ）　〜（７３ｅ）　、（７４ａ）〜（７４
ｅ）　、（７５ａ）　〜（７５ｄ）　、（７８ａ）　〜
（７８ｄ）を介して画像入力回路（２）、画像メモリ（
３１）、（３２）、データ処理回路（４１）、（４２）
及び画像出力回路（５）を任意に接続するために、分散
配置されたバス結合制御回路、（８）はシステムバス（
９）を介して装置全体を制御するＣＰＵ云ある。

なお、画像データバス（７３ｅ）及び（７４ｅ）は、各
々画像出力回路（５）及び画像入力回路（２）に接続し
、画像データバスの動作効率を高めてもよい。

次に、第２図は第１図に示したバス結合制御回路（１０
ｂ）の内部構成を示す図である。第２図において、（１
１）は画像データバス（７３ｂ）及び（７４ｃ）のうち
いずれかを選択し、画像データバス（７５ｂ）に結合す
るマルチプレクサ回路、（１２＞は画像データバス（７
４ｃ）及び（７８ｂ）のうちいずれかを選択し、画像デ
ータバス（７４ｂ）に結合するマルチプレクサ回路、（
１３）は画像データバス（７３ｂ）及び（７８ｂ）のう
ちいずれかを選択し、画像データバス（７３ｃ）に結合
するマルチプレクサ回路、（１４）、（１５）、（１６
）は各々ＣＰ　Ｕ　（８）に結合され、マルチプレクサ
回路（１１）、（１２）、（１３）の選択動作を制御す
るコントロール信号を伝送するコントロールバスである
。

コントロール信号はいずれの画像データバスも選択しな
いようにもマルチプレクサ回路（１１）、（１２）、（
１３）を制御できるものである。

なお、他のバス結合制御回路（１０ａ）　、（ｔｏｅ）
及び（１０ｄ）はバス結合制御回路（１０ｂ）と同様の
構成、即ち３系統の独立した２人力１結合のマルチプレ
クサ回路による構成であり、その説明は省略する。

次に、本発明に係る画像処理装置の動作について第３図
を参照して説明する。第３図はある画像データに対して
、連続的に前処理を行なうとともに、処理過程の途中結
果及び最終的な処理結果を利用する場合の画像データバ
スの結合状態を示すものである。なお、第３図において
、第１図と同様の機能を果たす部分については同一の符
号を付す。この画像処理装置は４個の画像メモリ（３１
）、（３２）、（３３）、（３４）、４個のデータ処理
回路（４１）、（４２）、（４３）、（４４）、８個の
バス結合制御回路（ｌｏａ）　、（１０ｂ）　、（１０
ｃ）　、（ＬＯｄ）　、（１０ｅ）、（１０ｆ’）　、
（１０ｇ）　、（１０ｈ）を備えテイル。

（１）　ＣＰ　Ｕ　（８）はバス結合制御回路（１０ａ
）　〜（１０ｈ）を以下に述べるように制御し、画像デ
ータバス（７３ａ）　〜（７３ｈ）　、（７４ａ）　〜
（７４ｈ）　、（７５ａ）　〜（７５ｈ）　、（７６ａ
）　〜（７６ｈ）を以下のように接続する。

即ち、（ａ）画像データバス（７８ａ）　、（７３ｂ）及び（
７５ｂ）をバス結合制御回路（１０ａ）及び（１０ｂ）
によって結合する。

（ｂ）画像データバス（７６ｂ）　、（７３ｃ）及び（
７５ｃ）をバス結合制御回路（１０ｂ）及び（１０ｃ）
によって結合する。

（Ｃ）画像データバス（７８ｂ）　、’（７３ｃ）　、
（７３ｄ）及び（７５ｄ）をバス結合制御回路（１０ｂ
）　、（ｌｏｃ）及び（１０ｄ）によって結合する。

（ｄ）画像データバス（７８ｄ）　、（７３ｅ）　、（
７３ｆ’）及び（７５ｆ’）をバス結合制御回路（１０
ｄ）　、（１０ｅ）及び（１０１’）によって結合する
。

（ｅ）画像データバス（７６ｆ）　、（７３ｇ）及び（
７５ｇ）をバス結合制御回路（１０ｆ）及び（１０ｇ）
によって結合する。

（「）画像データバス（７８ｆ’）　、（７３ｇ）　、
（７３ｈ）及び（７５ｈ）をバス結合制御回路（１０ｔ
”）　、（１０ｇ）及び（ｌｏｈ）によって結合する。

（ｇ）画像データバス（７８ｈ）　、（７４ｈ）　、（
７４ｇ）、（７４ｆ）及び（７５ｃ）をバス結合制御回
路（１０ｈ）、（１０ｇ）　、（１０ｒ）及び（１０ｅ
）によって結合する。

（２）テレビカメラ（１）によって被撮像物体を撮影し
得られた画像信号（原画像）が画像入力回路（２）に人
力されると、画像入力回路（２）は画像信号を各画素毎
に所定のレベルで多値化して、画像データバス（７３ａ
）及び（７５ａ）を介して画像メモリ（３１）に格納す
る。

（３）データ処理回路（４１）は画像データバス（７６
ａ）　、（７３ｂ）及び（７５ｂ）を介して画像メモリ
（３１）に格納された画像データを順次人力し、第１の
処理を実行する。次いで、第１の処理結果を画像データ
バス（７６ｂ）　、（７３ｃ）及び（７５ｃ）を介して
画像メモリ（３２）に格納するとともに、画像データバ
ス（７６ｂ）　、（７３ｃ）　、（７３ｄ）及び（７５
ｄ）を介してデータ処理回路（４２）に人力する。

（４）データ処理回路（４２）は第１の処理結果に対し
て第２の処理を実行する。次いで、第２の処理結果を画
像データバス（７６ｄ）　、（７３ｅ）　、（７３ｆ’
）、及び（７５ｆ’）を介してデータ処理回路（４３）
に入力する。

（５）データ処理回路（４３）は第２の処理結果に対し
て第３の処理を実行する。次いで、第３の処理結果を画
像データバス（７８ｆ）　、（７３ｇ）及び（７５ｇ）
を介して画像メモリ（３４）に格納するとともに、画像
データバス（７８１’）　、（７３ｇ）　、（７ａｈ）
及び（７６ｈ）を介してデータ処理回路（４４）に入力
する。

（６）データ処理回路（４４）は第３の処理結果に対し
て第４の処理を実行する。次いで、第４の処理結果を画
像データバス（７Ｂｈ）　、（７４ｈ）　、（７４ｇ）
、（７４１’）及び（７５ｅ）を介して画像メモリ（３
３）に格納する。

以上の第１〜第４の処理の結果、原画像が画像メモリ（
３１）に、第１の処理結果が画像メモリ（３２）に、第
３の処理結果が画像メモリ（３４）に、第４の処理結果
が画像メモリ（３３）にそれぞれ格納されていることに
なる。

又、第４図（ａ）に示すように、第１の処理が終了する
前に、第２の処理が開始され、第２の処理が終了する前
に、第３の処理が開始され、第３の処理が終了する前に
、第４の処理が開始されるので、画像データの競合、衝
突を生じることなく、全体として処理時間が短縮される
。これに対して従来の画像処理装置は第４図（ｂ）に示
すように、第１の処理が終了してから、第２及び第３の
処理を開始し、第３の処理が終了してから第４の処理を
開始するので、画像データの競合、衝突が生じ、処理時
間がかかることになる。

次に、第５図は並列処理を実行するときの画像データバ
スの接続を示す図である。なお、第５図において、第１
図及び第３図と同様の機能を果たす部分については同一
の符号を付し、その説明は省略する。

ＣＰ　Ｕ　（８）はバス結合制御回路（１０ａ）　〜（
１０ｈ）を以下に述べるように制御し、画像データバス
（７３ａ）　〜（７３ｈ）　、（７４ａ）　〜（７４ｈ
）　、（７５ａ）　〜（７５ｈ）　、（７６ａ）　〜（
７６ｈ）を以下のように接続する。

即ち、（ａ）画像データバス（７８ａ）　、（７３ｂ）及び（
７５ｂ）並びに画像データバス（７Ｂｂ）　、（７４ｂ
）及び（７５ａ）をバス結合制御回路（１０ａ）及び（
１０ｂ）によって各々結合する。

（ｂ）画像データバス（７８ｃ）　、（７３ｄ）及び（
７５ｄ）並びに画像データバス（７８ｄ）　、（７４ｄ
）及び（７５ｃ）をバス結合制御回路（１０ｃ）及び（
１０ｄ）によって各々結合する。

（ｃ）画像データバス（７６ｅ）　、（７３１’）及び
（７５１’）並びに画像データバス（７６ｆ）　、（７
４ｆ’）及び（７５ｅ）をバス結合制御回路＜ｔｏｅ）
及び（ｆｏｒ）によって各々結合する。

（ｄ）画像データバス（７８ｇ）　、（７３ｈ）及び（
７５ｈ）並びに画像データバス（７８ｈ）　、（７４ｈ
）及び（７５ｇ）をバス結合制御回路（Ｌｏｇ）及び（
ｔｏｈ）によって各々結合する。

上述したように接続することにより、画像メモリ（３１
）とデータ処理回路（４１）との間の画像データの伝送
、画像メモリ（３２）とデータ処理回路（４２）との間
の画像データの伝送、画像メモリ（３３）とデータ処理
回路（４３）との間の画像データの伝送及び画像メモリ
（３４）とデータ処理回路（４４）との間の画像データ
の伝送を、画像データの競合、衝突を回避した形で行な
うことができるので、並列処理が実行可能となり、処理
時間の短縮が図れる。

次に、第６図は同じ画像データを同時に複数の画像メモ
リ又はデータ処理回路に転送するブロードキャスト転送
を行なうときの画像データバスの接続を示す図である。

なお、第６図において、第１図及び第３図と同様の機能
を果たす部分については同一の符号を付し、その説明は
省略する。

ＣＰ　Ｕ　（８）はバス結合制御回路（ｌｏａ）　〜（
１０ｈ）を以下に述べるように制御し、画像データバス
（７３ａ）　〜（７３ｈ）　、（７４ａ）　〜（７４ｈ
）　、（７５ａ）　〜（７５ｈ）　、（７８ａ）　〜（
７６ｈ）を以下のように接続する。

即ち、（ａ）画像データバス（７８ａ）及び（７５ａ）をバス
結合制御回路（１０ａ）によって結合する。

（ｂ）画像データバス（７３ａ）　、（７３ｂ）及び（
７５ｂ）をバス結合制御回路（１０ａ）及び（１０ｂ）
によって結合する。

（ｃ）画像データバス（７３ａ）　、（７３ｂ）　、（
７３ｃ）及び（７５ｃ）をバス結合制御回路（１０ａ）
　〜（１０ｃ）によって結合する。

（ｄ）画像データバス（７３ａ）　、（７３ｂ）　、（
７３ｃ）、（７３ｄ）　、（７３ｅ）及び（７５ｅ）を
バス結合制御回路（１０ａ）〜（ｔｏｅ）によって結合
する。

（ｅ）画像データバス（７３ａ）　、（７３ｂ）　、（
７３ｃ）、（７３ｄ）　、（７３ｅ）　、（７３ｆ’）
　、（７３ｇ）及び（７５ｇ）をバス結合制御回路（１
０ａ）〜（Ｌｏｇ）によって結合する。

（「）画像データバス（７６ｂ）　、（７４ｂ）及び（
７４ａ）をバス結合制御回路（ｆｏｂ）及び（１０ａ）
によって結合する。

上述したように接続することにより、画像入力回路（２
）から画像メモリ（３１）〜（３４）に画像データを伝
送できる。又、画像入力回路（２）からデータ処理回路
（４１）を介して画像出力回路（５）に画像データをそ
のまま伝送できる。

なお、第１図、第３図、第５図及び第６図に示した実施
例では、画像メモリ（３１）〜（３４）を各々一つのメ
モリとして示したが、各々複数のメモリとしてもよい。

又、データ処理回路（４１）〜（４４）は各種の処理回
路を分散配置したり、各々が全ての処理回路を備えるよ
うにしてもよい。

［発明の効果コ以上説明したように本発明によれば、複数の画像メモリ
及び複数のデータ処理回路と画像データバスとの接続部
分にそれぞれ分散配置したバス結合制御回路の制御によ
り、中央処理装置が動作制御する画像入力回路、複数の
画像メモリ、複数のデータ処理回路及び画像出力回路相
互間における画像データの伝送を制御するようにしたの
で、処理過程の結果を必要とする場合であっても、画像
データの画像データバス上における競合、衝突を生じる
ことなく、連続的な処理を高速で行なえる画像処理装置
が得られる。

又、並列処理及びブロードキャスト転送等の処理も、画
像データの画像データバス上における競合、衝突を生じ
ることなくできる。

【図面の簡単な説明】

第１図は本発明に係る画像処理装置のブロック図、第２
図は第１図に示したバス結合制御回路の内部構成図、第
３図、第５図及び第６図は連続処理、並列処理及びブロ
ードキャスト転送を実行するときの画像データバスの結
合状態を示す説明図、第４図は連続処理における各デー
タ処理回路の実行時間を示す説明図、第７図は従来の画
像処理装置のブロック図である。各図中、１はテレビカメラ、２は画像入力回路、３１．
３１．３３．３４は画像メモリ、４１．４２．４３．４
４はデータ処理回路、５は画像出力回路、６はモニタ、
７３ａ　、　７３ｂ　、　７３ｃ　、　７３ｄ　、　７
３ｅ　、　７４ａ　、　７４ｂ　。７４ｃ　、　７４ｄ　、　７４ｅ　、　７５ａ　、　７
５ｂ　、　７５ｃ　、　７５ｄ　。７６ａ　、　７６ｂ　、　７８ｃ　、　７６ｄは画像デ
ータバス、８は中央処理装置（ＣＰＵ）　、９はシステ
ムバス、１０ａ　、　１０ｂ　、　ｌＯｃ　、　ｌｏｄ
はバス結合制御回路である。なお、各図中同一符号は同−又は相当部分を示すもので
ある。

Claims

【特許請求の範囲】

（１）入力された画像信号を画像データとして出力する
画像入力回路と、前記画像データを格納するＭ（Ｍは１
以上の整数）個の画像メモリと、前記画像データに所定
の処理を施し、該処理の結果を出力するＮ（Ｎは１以上
の整数）個のデータ処理回路と、前記画像データを格納
し、表示するための表示用メモリを有する画像出力回路
と、前記画像入力回路、前記Ｍ個の画像メモリ、前記Ｎ
個のデータ処理回路及び前記画像出力回路相互間におけ
る前記画像データの伝送を行なう画像データバスと、前
記画像入力回路、前記Ｍ個の画像メモリ、前記Ｎ個のデ
ータ処理回路及び前記画像出力回路に接続されたシステ
ムバスを介して、該画像入力回路、該Ｍ台の画像メモリ
、該Ｎ台のデータ処理回路及び該画像出力回路の動作を
制御する中央処理装置とから構成される画像処理装置に
おいて、少なくとも、前記Ｍ個の画像メモリ及び前記Ｎ
個のデータ処理回路と前記画像データバスとの接続部分
にそれぞれ分散配置され、前記画像入力回路、該Ｍ個の
画像メモリ、該Ｎ個のデータ処理回路及び前記画像出力
回路相互間における前記画像データの伝送を制御する複
数のバス結合制御回路を備えたことを特徴とする画像処
理装置。
（２）画像データは、テレビカメラにより撮像して得ら
れた画像信号を各画素毎に多値化したものである特許請
求の範囲第１項記載の画像処理装置。
（３）画像データバスは、２個の一方向画像データバス
である特許請求の範囲第１項記載の画像処理装置。
（４）バス結合制御回路は、３個のマルチプレクサ回路
から構成され、該３個のマルチプレクサ回路が前記中央
処理装置により切り換え制御される特許請求の範囲第１
項記載の画像処理装置。