JPH0379178A - 自動利得制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＶＴＲ等の磁気記録再生装置における自動利得
制御装置に関する。

（従来の技術〕 従来の装置としては、次に示すようなものがあった。す
なわち、 （１）映像信号の一垂直走査期間（１フイールド）を複
数個に分割して磁気テープに記録するいわゆるセグメン
ト記録方式の磁気記録再生装置の従来例としては、特開
昭６１−１６６２８４号公報が挙げられる。上記公報に
よれば、上記セグメント記録方式の磁気記録再生装置で
は、原映像信号の一垂直走査期間を複数個のセグメント
に分割し、各セグメントを磁気テープ上の各トラックに
対応させている。さらに、上記各ト間、冗長の期間（以
下、ブランキング信号期間と称す）を有するように、か
つそのブランキング信号期間の設定によって生ずる映像
信号の記録されない部分が、上記原映像信号の垂直ブラ
ンキング期間内に相当するように、上記原映像信号の時
間軸を変換している。

したがって、上記公知例のように、２ヘツド形（２個の
磁気ヘッドが１８０”の角度で後述するドラムに取付け
られている）へりカルスキャン式磁気記録再生装置の場
合には、一方の磁気ヘッドがあるブランキング信号期間
内で記録を開始すると、それと同時に、他方の磁気ヘッ
ドはそのブランキング信号期間よりも１セグメント前の
ブランキング信号期間内で記録終了するように、すなわ
ち、磁気ヘッドの交替がブランキング信号期間内で行な
われるように、ドラムサーボ系が構成されている。

（２）再生映像信号のレベルを自動的に制御するものと
しては、特開昭６３−１０９８２号公報。

同６３−１４６６７５号公報記載のように、記録信号形
成に応じてあらかじめ付加した基準レベル信号を再生時
に所定レベルに補正することにより、映像信号全体の信
号レベルをディジタル的に自動制御する例があった。

〔発明が解決しようとする課題〕

上記従来技術は、各々次のような問題点を有していた。

すなわち、 （１）再生映像信号のレベルを自動的に制御する装置を
設けていないため、手動で出力信号レベルを調整しなけ
ればならなかった。

（２）ディジタル的に自動制御していたため、処理回路
が補雑で、その規模も大きなものとなっていた。また１
、それに伴ってコストも高くついていた。

本発明の目的は、上記のような問題点を鑑みて、セグメ
ント記録方式の磁気記録再生装置に適し、比較的簡単な
アナログ回路で実現できる映像信号の自動利得制御装置
を提供することにある。

〔１題を解決するための手段〕 上記目的を達成するために、次のような手段を講じてい
る。すなわち、 １、セグメント記録方式映像信号において、各セグメン
ト間に存在するブランキング信号期間の同期部分の先端
レベルと映像信号の一定レベル（例えばブラックレベル
、ペデスタルレベルあるいはホワイトレベル）との振幅
差を検出する手段を設け、この検出手段の出力と基準電
圧との誤差を検出した出力信号用いて、映像信号レベル
を変化させるための可変利得増幅手段を動作させる。

位で時間軸圧縮処理を施し、その結果生じた時間軸上の
すき間に、数サイクルから成る単一周波数のバースト信
号を付加して記録し、再生時ニハ上記バースト信号を元
に生成したクロック信号を用いてメモリ等の可変遅延素
子を制御するという方法がある。

このような時間軸補正方式を用いた磁気記録再生装置に
おいて、映像信号から上記時間軸補正用のバースト信号
を除去するための手段と、この除去手段の出力映像信号
におけるバースト信号期間の電圧レベルと同期信号先端
部との振幅差を検出する手段とを設け、さらに上記振幅
差と基準電圧との誤差を検出した信号を用いて、映像信
号レベルを変化させるための可変利得増幅手段を制御す
る。

〔作用〕

本発明の作用について、各々説明する。

１、セグメント記録方式における映像信号のセグメント
とセグメントの間には、前述したように。

ブランキング信号が存在する。このブランキング信号に
おける同期信号先端レベルと映像信号の一定レベル（例
えば、ブラックレベル、ペデスタルレベルあるいはホワ
イトレベル）とを各々サンプリングするためのサンプル
パルス生成手段を設け、このサンプルパルス生成手段で
発生したサンプルパルスで前記した同期信号先端部と映
像信号の一定レベルの各々の電圧レベルをサンプルホー
ルドする。これらのサンプルホールド電圧を差動増幅器
で処理することにより、同期信号先端部分と映像信号の
一定レベル部分との振幅差電圧を検出する。この振幅差
電圧と所定の基準電圧から、映像信号レベルを変化させ
るための可変利得増幅手段の誤差信号を得。

前記可変利得増幅手段の出力映像信号レベルを一定に保
持することができる。

２、映像信号中のバースト信号期間と同期信号先端部分
とを各々サンプリングするためのサンプルパルス生成手
段を設け、バースト信号除去手段を経由した映像信号中
のバースト信号レベルと同期信号先端部分とを、前記し
たサンプルパルス生成手段の出力パルスで各々サンプル
ホールドする。これらのサンプルホールド電圧を差動増
幅器で処理することにより、同期信号先端部分とバース
ト信号レベルとの振幅差電圧を検出する。この振幅差電
圧と所定の基準電圧から、映像信号レベルを変化させる
ための可変利得増幅手段の誤差信号を得、前記可変利得
増幅手段の出力映像信号レベルを一定に保つ。

〔実施例〕

以下、第１の発明の一実施例を第１図を用いて説明する
。なお、第２図は第１図の要部波形図である。

まず、磁気テープ１上には、記録すべき原映像信号を、
後述するような方法で各セグメント間にブランキング信
号を付加したセグメント分割映像信号形式に変換し、さ
らに周波数変調（以下、ＦＭとのみ略記）して、記録し
ている。

一方、再生時には、磁気テープ１から磁気ヘッド２によ
りＦＭ信号として取出され、プリアンプ３、イコライザ
４．ＦＭ復調回路５を経て、セグメント分割映像信号１
６（第２図ＩＡ、　ＩＡ’　）を再生する。さらに可変
利得増幅器６で後述する動作により、一定振幅に制御さ
れた可変利得増幅器６の出力信号１３が出力される。

また、ＦＭ復調回路５の出力は、サンプルパルス生成回
路１４とサンプルパルス生成回路１５に入力され、それ
ぞれ各セグメント間に存在する同期信号先端部とペデス
タル信号部（もしくはブラック信号部）をサンプリング
するためのサンプルパルス（各々、第２図ＩＢ、ＩＣ）
を出力する。

さらに、これらのサンプルパルスを各々サンプルホール
ド回路１１．サンプルホールド回路１２へ入力して、各
々同期信号先端部とペデスタル信号（もしくはブラック
信号）部の電圧レベルをホールドする。これらのサンプ
ルホールド電圧を差動増幅器１ｏで処理することにより
、同期信号先端部分とペデスタル信号（もしくはブラッ
ク信号）部分との振幅差電圧を検出する。この振幅差電
圧と基準電圧９から、差動増幅器８で可変利得増幅器６
の誤差信号を得、さらに位相補償回路７で増幅処理して
、可変利得増幅器６へ入力する０本実施例によればＦＭ
復調回路５出力のセグメト分割映像信号１６から同期信
号先端部６のペデスタル信号部（もしくはブラック信号
部）をサンプリングするためのサンプルパルスを生成し
ているので、安定に自動制御の引込み動作が行なわれる
。

次に、ここで２ヘツド形（２個の磁気ヘッドが１８０”
の角度で後述するドラムに取付けられている）ヘリカル
スキャン式磁気記録再生装置において、各セグメント間
に付加するブランキング信号の生成方法、特に、原映像
信号を時間軸変換して、上記ブランキング信号期間を生
成する方法について、第１２図を用いて説明する。なお
、第１３図は、第１２図の要部波形図である。

一般に、ｎセグメント記録を行なう場合、すなわち、映
像信号の１フイールドをｎ分割してｎ個のトラックに分
けて記録する場合に、映像信号のフィールド周波数をｆ
ｏとすると、２ヘツド形ヘリ力ルスキヤン式磁気記録再
生装置において、ヘッドを搭載したドラムｊ（図示省略
）１転数Ｍは次式を満たす。

０ Ｍ＝ＨＸ　ｎ　（ｒ　ｐ　ｓ　）　　−−（１）以下、
−例として、ＮＴＳＣ等の現行テレビ方式の場合につき
、　ｆ　１）　＝６０Ｈｚ、　ｎ　＝４　＋　シたがっ
て上記（１）式より、 Ｍ＝１２０ｒｐｓとする４セグメント記録の場合につい
て説明する０通常、磁気テープ１は前記ドラムに１８０
°より多口に巻付けられているが、この場合にトラック
長手方向の１８０°の期間（第１３図のＴに示す期間）
に記録しえる映像信号の水平走査線（ライン）数Ｘは、
映像信号の１フィールド当りのライン数をＮとすると、
次式で与えられ。

Ｘ＝−・・・・・・（２） 水平走査線数がフィールド当り２６２．５本（フレーム
当り５２５本）のテレビ方式の場合には、Ｘは次式で与
えられる。

Ｘ＝６５．６２５・・・・・・（３） なお、本実施例においては、各トラック長手方向の１８
０”の期間Ｔに、（Ｘ）（Ｘを越えない最大の整数で、
上記（３）式の場合、（Ｘ）＝６５）ライン以下の映像
信号を記録する場合を説明し、便宜上、上記期間Ｔに記
録するライン数Ｎ１を（Ｘ）≧Ｎ□＝６４　・・・・・
・（４）としている。

次に、第１２図を用いて具体的に説明する。

同図において、２００は原映像信号の入力端子、３００
は時間軸変換装置１００ａで時間軸変換された記録すべ
き映像信号の出力端子である。

１０１は端子２００からの映像信号をディジタル信号に
変換するＡ／Ｄ変換回路、１０２はＲＡＭなどで構成さ
れるメモリ、１０３はＤ／Ａ変換回路、１０４１ニブラ
ンキング信号挿入回路、１１０は書込みクロック生成回
路、１１１は書込みアドレス制御回路、１２０は読取り
クロック生成回路、１２１は読取リアドレス制御回路、
１２２は読取りスタートパルス生成回路、１３０はブラ
ンキング信号生成回路である。

書込みクロック生成回路１１０は、同期情報出力回路１
４０からの水平同期情報Ｈ３に同期した書込みクロック
ＣＰ１を生成し出力する。この書込みクロックＣＰ１は
書込みアドレス制御回路１１１とＡ／Ｄ変換回路１０１
に供給される。書込みアドレス制御回路１１１はカウン
タなどで構成されており、上記回路１４０からの水平同
期情報Ｈ５によって計数開始され、上記回路１１０から
の書するアドレス信号が出力されて、メモリ１０２の書
込みアドレス信号として供給される。このアドレス信号
は上記水平同期情報Ｈ８によって水平走査周期毎に逐次
更新されて行く。従って、端子２００からの入力映像信
号（第１３図のａ）は、上記回路１１０から出力された
書込みクロックｃｐ工と同期して、Ａ／Ｄ変換回路１０
１で逐次ディジタル信号に変換され、その出力は上記回
路１１１からのアドレスに応じて水平走査周期単位でメ
モリ１０２に逐次書込まれて行く。

なお、メモリ１０２の記憶容量は、後述のブランキング
信号期間τの生成量に応じて、その必要最少量が求まる
が、その概略値としては入力映像信号の数ライン分程度
の情報を記憶できれば良く、比較的小容量で済む。

ここで−例としてメモリ１０２記憶容量を８Ｈ（入力映
像信号の１ライン分の記憶容量をＩＨとする。）とし、
Ｍｌ、Ｍ２．・・・、Ｍ８の８個のうイン単位のメモリ
で上記メモリ１０２は構成され。

本実施例の場合には、第１のメモリＭ１にライン番号１
，９，１７．・・・、２４９の映像信号が、第２のメモ
リＭ２にはライン番号２，１０，１８゜・・・２５０の
映像信号が、以下同様にして、第８のメモリＭ８にはラ
イン番号８．１６，２４．・・・２５６の映像信号がそ
の時系列順で循環的に逐次書込まれる。

以上の時系列順の書込み動作を確実に行なわされるため
に、上記回路１４０からの垂直同期情報ｖＳ（第１３図
のｂ）が上記書込みアドレス制御回路１１１に供給され
、この垂直同期情報ｖＳによって例えばライン番号１の
映像信号がフィールド毎に常に上記メモリＭ１に書込ま
れるように制御される。

次に、読取りクロック生成回路１２０は、上記回路１１
０からの書込みクロックＣＰｉに同期した読取りクロッ
クＣＰ２を生成し出力する。この読取りクロック生成回
路１２０の一実施例を第１４図第１４図において、３１
０は上記回路１１０からの書込みクロックＣＰ□の入力
端子、３２０は読取りクロックＣＰ２の出力端子である
。端子３１０からの書込みクロックＣＰｉは分周回路３
０１に適宜１／ｋ　（ｋは１以上の整数）に分周され、
その出力は位相比較回路３０２の一方に供給される。

位相比較回路３０２の他方の入力には、電圧制御発振回
路３０４からの出力を分周回路３０５にて適宜１／ｍ（
ｍは１以上の整数）に分周した出力が供給される。この
位相比較回路３０２にて上記回路３０１と３０５からの
出力が位相比較され両者の位相差に応じた位相誤差信号
が該回路３０２より出力される。この回路３０２からの
出力は位相補償回路３０３を介して電圧制御発振回路３
０４の制御電圧として供給される。該回路３０４からの
出力は読取りクロックＣＰ２として端子３２０に出力さ
れる。以上の回路によりＰＬＬ回路が構成され、上記回
路３０４からの読取りクロックＣＰ３は端子３１０から
の書込みクロックＣＰ１に位相同期結合される０以上で
構成される読取りクロック生成回路５１２０からの読取
りクロックＣＰ２の周波数ｆ２は、上記回路１１０から
の書込みクロックＣＰ工の周波数をｆｌとすると。

次式で与えられる。

ｆ２＝−Ｘｆユ　　　　・・・・・・（５）以上の読取
りクロック生成回路１２０からの読取りクロックＣＰ２
は、読取リアドレス生成回路１２１とＤ／Ａ変換回路１
０３に供給される。

端子１５０には、前記ヘッドを搭載したドラムに装着し
たマグネット（図示省略）をタックヘッド（図示省略）
で検出し、ドラムの回転に同期したタックパルス（第１
３図のＣ）を波形整形したのち、所定時間遅延した信号
（第１３図のｄ）が供給されている。読取りスタートパ
ルス生成回路１２２にて、端子１５０の信号の立下りよ
りパルス（第１３図のｅ）が生成されて出力される。こ
の回路１２２からの出力パルスは、上記タックヘッドか
らのタックパルスに同期しており、従って上記ヘッドの
回転に同期しており、ヘッドの走査周期（第１３図のＴ
に示す周期）ごとに上記メモリ１０２の読取り開始を指
令する読取りスタートパルスＲ８として読取リアドレス
制御回路１２１に供給される。

読取リアドレス制御回路１２１はカウンタなどで構成さ
れ、上記回路１２２からの読取りスタートパルスＲ８に
よって計数開始され、上記回路１２０からの読取りクロ
ックＣＰ２を計数して、その計数値に対応するアドレス
信号が出力されて、メモリ１０２の読取リアドレス信号
として供給される。

この読取リアドレス制御回路１２１の一実施例を第１５
図に示す。

同図において、４２０は上記回路１２０からの読取りク
ロックＣＰ２の入力端子、４２１は上記回路１２２から
の読取りスタートパルスＲＳの入力端子、４２２は読取
リアドレス信号の出力端子である。端子４２１からの読
取りスタートパルスＲ８は、ラッチ回路４０１にて端子
４２０からの読取りクロックＣＰ、に同期化される。該
回路４０１からの出力は、ＯＲゲート４０２を介してカ
ウンタ４０４のリセット人力Ｒに入力され、これによリ
カウンタ４０４はリセットされる。また、カウンタ４０
４のクロック入力ＣＫには、端子４２０からの読取りク
ロックＣＰ２がＡＮＤゲート４ｏ３を介して供給される
。４０８はＲ／Ｓフリップフロップ回路であり、上記回
路４０１からの出力によりリセットされ、その出力Ｑ（
第１３図のｈ）は高レベル“Ｈ”となる。これにより、
ＡＮＤゲート４０３が開いて、端子４２０からのクロッ
クＣＰ２がカウンタ４０４に供給されて計数開始する。

４０５はカウンタ４０４の計数値をデコードするデコー
ダであり、上記カウンタ４０４の計数値をＮｏ（この実
施例では、映像信号（第１３図のａ）の−水平走査期間
内の上記書込みクロックＣＰ□のクロック数に等しくな
るようにＮｏの値が設定される。）になったときにパル
スを出力する。このデコーダ４０５からの出力パルス（
第１３図のｆ）は、ＯＲゲート４０２を介してカウンタ
４０４のりｔット入力Ｒに供給され、これによりカウン
タ４０４は再びリセットされて計数が再開始される。

以上の動作がデコーダ４０５からの出力パルスに基づい
て繰返される。このカウンタ４０４からの計数出力は端
子４２２を介して上記メモリ１０２の読取リアドレス信
号として供給される。上記Ｎ０は、映像信号の一水平走
査期間内の書込みクロックの数に等しくなるように設定
されているから、上記メモリ１０２に書込まれた映像信
号はその水平走査期間内で欠落することなくそのすべて
が順次読取られる。

次に上記デコーダ４０５からの出力はカウンタ４０６の
クロック入力ＧＫに入力される。また、該カウンタ４０
６のリセット人力Ｒには、上記回路４０１からの出力が
供給され、これによりカウンタ４０６はリセットされて
、デコーダ４０５からの出力パルスを計数開始する。デ
コーダ４０７にてカウンタ４０６の計数値がデコーダさ
れ、カウンタ４０６の計数値がＮ工（この実施例では、
Ｎユニ６４に設定される。）になったときにパルスを出
力する。

上記カウンタ４０６からの計数出力は端子４２２を介し
て上記メモリ１０２の水平走査単位の読取リアドレス信
号として供給される。

上記ブリップフロップ回路４０８はデコーダ４０７から
の出力によりリセットされ、その出力Ｑ（第２図のｈ）
は低レベル“Ｌ”となる、これにより、ＡＮＤゲート４
０３は閉じ、従って上記カウンタ４０４及び４０６の計
数は一時的に停止される。

以上の動作が端子４２１からの読取りスタートパルスＲ
８の周期Ｔで繰返し行なわれる。従って、端子４２２か
ら出力される読取リアドレス信号によってメモリ１０２
から逐次読取られてＤ／Ａ変換回路１０３にてアナログ
信号に変換されて出力される映像信号は、第２図のｇに
示すような形態となる。すなわち、最初の垂直走査期間
において。

ヘッドの初めの走査期間Ｔではライン番号１，２゜３、
・・・６４の順で逐次連続した映像信号が出力され１次
のヘッドの走査期間Ｔではライン番号６５゜され、同様
に次のヘッドの走査期間Ｔでは引続きライン番号１２９
，１３０．・・・　１９２の順で更に次のヘッドの走査
期間Ｔではライン番号１９３゜１９４、・・・、２５６
の順で逐次出力される。また以上の出力形態は次の垂直
走査期間においてもまったく同じであり、フィールド周
期で繰返されて同様の形態で出力される。

一方、上記Ｎｉの値は前記（４）式を満たすように定め
られているから、第１３図のｇに示すように、上記各ヘ
ッドの走査の変わり目で映像信号の出力されない（ない
しは出力されても再生時においてはそれを特には必要と
しない）冗長の期間、すなりち、上記ブランキング信号
期間τを生せしめることができる。このブランキング信
号期間τは。

原映像信号（第１３図のａ）の水平走査周期Ｔイと、前
記（３）、（４）、（５）式を用いて、次式で与えられ
る。

ｆ　＝　（Ｘ−Ｎ、）　ＸＴ＆ＩＸＴ＝１．６２５ＸＴ
ＨＸ、−・（６）ここでｍ／には前記第１４図に示した
分周回路３０１及び３０５の分周値（ｋ、ｍ）の比に相
当する。こ九より明らかなように、上記ブランキング信
号期間τを一般に大きくすることが可能となる。具体的
には、上記実施例において、１．６２５）、−＞１とす
れば、ブランキング信号期間τをＴＭより大きくできる
。

第１５図に示す読取リアドレス制御回路１２１の回＠４
０８からは、第１３図のｈに示すように、上記のブラン
キング信号期間τに対応したく具体的には、ブランキン
グ信号期間でで“Ｌ”となり。

それ以外でＨ”となる）出力が得られる。この回路４０
８からの出力は端子４２３を介して第１２図に示すブラ
ンキング信号生成回路１３０に供給れさる。該回路１３
０にて上記ブランキング信号期間τで適宜所定のブラン
キング信号が生成されて出力される。ブランキング信号
挿入回路１０４にて、上記Ｄ／Ａ変換回路１０３から出
力される映像信号の上記ブランキング信号期間でで上記
回路１３０からのブランキング信号が挿入さ札る。かく
して、該回路１０４からは各セグメント間にブランキン
グ信号が付加された映像信号（第１３図のｉ）が出力さ
れる。また、上記ブランキング信号期間τに挿入するブ
ランキング信号としては、映像信号のブラック信号を用
いることが多いが、後述するように本発明ではホワイト
ピーク信号あるいはブラック信号とホワイトピーク信号
との任意の組合せによる信号を採用している。

なお、上記説明からも明らかなように、上記時間軸変換
袋［１００ａから出力されて記録される映像信号のライ
ン数は不足する（具体的には、フィールド当りライン番
号１から２５６までの２５６ラインの映像信号が記録さ
れるが、端子２００からの入力原映像信号に含まれるフ
ィールド当りのライン数２６２．５に対して６．５ライ
ン不足する）ことになるが２本実施例においては上記記
録方法により生ずる上記の記録映像信号のライン数の不
足を原映像信号に含まれる垂直ブランキングτ１の期間
内で補うようにするものである。

第３図に示す実施例では、可変利得増幅器６の出力信号
１３から同期信号先端部とペデスタル信号部（もしくは
ブラック信号部）を各々サンプリングするためのサンプ
ルパルスを生成している。

第４図に示す実施例では、セグメント分割映像信号１６
の各セグメント間に存在する同期信号先端部と、ブラッ
ク信号部もしくはペデスタル信号部とをサンプルホール
ドする構成としている。

第５図に示す実施例では、ブランキング信号をホワイト
ピーク信号もしくは前記ホワイトピーク信号に準じた信
号で構成し、ヘッド切換点近傍の同期信号先端部と前記
ホワイトピーク信号から映像信号（第５図、５Ａ、５Ａ
’　）の振幅変化を検出し、前述したような自動利得制
御を行なう。

第６図に示す実施例では、ブランキング信号をブラック
信号とホワイトピーク信号とで構成し。

ヘッド切換点近傍のホワイトピーク信号と前記ブラック
信号から映像信号（第６図、６Ａ、６Ａ′）の振幅変化
を検出している。

なお１以上の説明の中で、上記ブラック信号は。

第２図ＩＡ’のＴＩＬに示したように、−水平同期の映
像信号として、所定の負極同期信号、時間軸補正用バー
スト信号および零パーセント映像信号から成る形式の映
像信号とした。

次に、第２の発明の一実施例を第７図を用いて説明する
。なお、第８図は第７図の要部波形図である。

まず、磁気テープ１上には、前述したように。

記録すべき映像信号が１時間軸補正用バースト信号を付
加した信号形式に変換され、さらにＦＭ変調されて記録
されている。

なお、上記時間軸補正用バースト信号の生成方法の詳細
については、例えば文献（テレビシコン学会誌Ｖｏ１．
４２．　Ｎｏ、ＩＬ（１９８８）ｐｐ１２５６−１２６
３　ｒ記録機器」）に記載されている。

再生時には、磁気テープ１から磁気ヘッド２によりＦＭ
信号として取出され、プリアンプ３．イコライザ４．Ｆ
Ｍ復調回′Ｉａ５を経て、映像信号２２（第８図８Ａ）
を再生する。さらに、可変利得増幅器６において後述す
る動作により、一定振幅に制御された可変利得増幅器６
の出力信号２３が出力される。

一方、ＦＭ復調回路５の出力は、サンプルパルス生成回
路１９とサンプルパルス生成回路２０に入力され、各々
同期信号先端部とバースト信号期間をサンプリングする
ためのサンプルパルス（各々、第８図８Ｇ、８Ｄ）を出
力する。さらに、これらのサンプルパルスを各々サンプ
ルホールド回路１１．サンプルホールド回路１２へ入力
する。

また、可変利得増幅器６の出力信号２３を、バースト信
号を除去するためのノツチフィルタ２１に入力して、さ
らにサンプルホールド回路１１．サンプルホールド回路
１２へ供給する。ノツチフィルタ２１を経由した映像信
号８Ｂは、第８図８Ｂのようになり、該バースト信号期
間が平均直流電圧となる。サンプルホールド回路１１で
は映像信号８Ｂの同期信号先端部分の、またサンプルホ
ールド回路１２では映像信号８Ｂのバースト信号期間の
電圧レベルを各々ホールドする。これらのサンプルホー
ルド電圧を差動増幅器１０で処理することにより、同期
信号先端部分とバースト信号期間の前記平均直流電圧と
の振幅差電圧を検出する。

この振幅差電圧と基準電圧９から、差動増幅器８で可変
利得増幅器６の誤差信号を得、さらに位相補償回路７で
増幅処理して、可変利得増幅器６介入力する。本実施例
によれば、通常バースト信号が一水平走査周期で付加さ
れていることから、サンプリングの繰返し周波数が高く
なり、可変利得増幅器６の制御精度が向上する効果があ
る。

第９図に示す実施例では、可変利得増幅器６の出力信号
２３から、サンプルパルスを作成している。

第１０図に示す実施例では、ノツチフィルタ２１出力の
映像信号８Ｂから、サンプルパルスを作成している。

第１１図に示す実施例では、映像信号２２をノツチフィ
ルタ２１に入力する構成としている。

なお、第１図から第１１図に示す′実施例では単一チャ
ンネル磁気ヘッドの場合について説明してきたが、さら
に複数チャンネル磁気ヘッドの場合にも適用できること
は明白であり、この場合、各チャンネル系統に本発明の
自動利得制御装置を各々設ければ良い。

〔発明の効果〕

本発明は１以上説明したように構成されているので以下
記載するような効果がある。すなわち、再生映像信号の
振幅レベルを自動的に制御できるので、手動調整する必
要がない。また、比較的簡単なアナログ回路で実現でき
るので１回路規模は小さく、コストも安くできる。

【図面の簡単な説明】

第１図は本発明の一実施例の自動利得制御装置を示す図
、第２図は第１図および第３図の要部波４図は本発５ｉ
３の実施例を示す図、第５図は本発＾４の実施例を示す
図、第６図は本発＾５の実施例を示す図、第７図は本発
ｉ６の実施例を示す図、第８図は第７図、第９図、第１
０図。 第１１図の要部波形図、第９図は本発＾７の実施例を示
す図、第１０図は本発＾８の実施例を示す図、第１１図
は本発晶９の実施例を示す図、るブロック図、第１３図
は第１２図の要部波形図、第１４図は読取りクロック生
成回路のブロック図、第１５図は読取リアドレス制御回
路のブロック図である。 １・・・磁気テープ、　　　　　２・・・磁気ヘッド。 ５・・・ＦＭ復調回路、　　　　６・・・可変利得増幅
器。 １１．１２・・・サンプルホールド回路。 １４．１５・・・サンプルパルス生成回路。 ２１・・・ノツチフィルタ。 第１２図はセグメント分割映像信号形式を実現すｄＪム 尾 目 ｅ 晃 ５ 固 第 に 目 Ｃ にＣ 晃δ口 晃７２の 第７４囚 咄 鳴 ζ） ’！’ｃｈ 〈 晃７５０ ４１′／

Claims (1)

1. 【特許請求の範囲】 １、映像信号の一垂直走査時間を複数個にセグメント分
   割したセグメント分割映像信号（１６）を入力する可変
   利得増幅器（６）と、 セグメント分割映像信号中の各セグメント間に存在する
   同期信号先端部をサンプリングするためのサンプルパル
   スを生成する第１のサンプルパルス生成回路（１４）と
   、 セグメント分割映像信号中の各セグメント間に存在する
   同期信号先端部をサンプルホールドする第１のサンプル
   ホールド回路（１１）と、セグメント分割映像信号中の
   各セグメント間に存在する一定電圧レベルの信号部をサ
   ンプリングするためのサンプルパルスを生成する第２の
   サンプルパルス生成回路（１５）と、 セグメント分割映像信号中の各セグメント間に存在する
   一定電圧レベルの信号部をサンプルホールドする第２の
   サンプルホールド回路 （１２）と、 上記第１のサンプルホールド回路（１１）出力と上記第
   ２のサンプルホールド回路（１２）出力との電圧差を検
   出する第１の差動増幅器 （１０）と、 基準電圧回路（９）と上記第１の差動増幅 器（１０）との誤差を検出する第２の差動増幅器（８）
   と、 上記第２の差動増幅器（８）の出力信号を増幅処理し、
   上記可変利得増幅器（６）の利得を制御する位相補償回
   路（７）と、 を備えたことを特徴とする自動利得制御装置。 ２、上記第１のサンプルパルス生成回路（１４）と上記
   第２のサンプルパルス生成回路（１５）は、 上記セグメント分割映像信号（１６）が入力される構成
   を備えているを特徴とする請求項１に記載の自動利得制
   御装置。 ３、上記第１のサンプルホールド回路（１１）と上記第
   ２のサンプルホールド回路（１２）は、上記可変利得増
   幅器（６）の出力信号（１３）が入力される構成を備え
   ている請求項２に記載の自動利得制御装置。 ４、上記第１のサンプルホールド回路（１１）と上記第
   ２のサンプルホールド回路（１２）は、上記セグメント
   分割映像信号（１６）が入力される構成を備えている請
   求項２に記載の自動利得制御装置。 ５、上記第１のサンプルホールド回路（１１）と上記第
   ２のサンプルホールド回路（１２）は、上記セグメント
   分割映像信号（１６）が入力される構成を備えている請
   求項１に記載の自動利得制御装置。 ６、上記第１のサンプルパルス生成回路（１４）と上記
   第２のサンプルパルス生成回路（１５）は、 上記セグメント分割映像信号（１６）が入力される構成
   を備えている請求項５に記載の自動利得制御装置。 ７、上記第１のサンプルパルス生成回路（１４）と上記
   第２のサンプルパルス生成回路（１５）は、 上記可変利得増幅器（６）の出力信号（１３）が入力さ
   れる構成を備えている請求項５に記載の自動利得制御装
   置。 ８、上記セグメント分割映像信号（１６）としては、 各セグメント間に存在する一定電圧レベルの信号部が映
   像信号の最大振幅に相当するレベルとされたものである
   、請求項１、２、３、４、５、６または７に記載の自動
   利得制御装置。 ９、上記セグメント分割映像信号（１６）としては、 各セグメント間に存在する一定電圧レベルの信号部が映
   像信号の中間振幅に相当するレベルとされたものである
   、請求項１、２、３、４、５、６または７に記載の自動
   利得制御装置。 １０、上記セグメント分割映像信号（１６）としては、 各セグメント間に存在する一定電圧レベルの信号部が映
   像信号の最小振幅に相当するレベルとされたものである
   、請求項１、２、３、４、５、６または７に載の自動利
   得制御装置。 １１、各セグメント間に存在する一定電圧レベルの信号
   部が２種類以上の一定電圧レベルを組合せた信号から成
   るセグメント分割映像信号（１６）を入力する可変利得
   増幅器（６）と、 セグメント分割映像信号中の各セグメント間に存在する
   第１の一定電圧レベルの信号部をサンプリングするため
   のサンプルパルスを生成する第１のサンプルパルス生成
   回路（１４）と、セグメント分割映像信号中の各セグメ
   ント間に存在する第１の一定電圧レベルの信号部をサン
   プルホールドする第１のサンプルホールド回路（１１）
   と、 セグメント分割映像信号中の各セグメント間に存在する
   第２の一定電圧レベルの信号部をサンプリングするため
   のサンプルパルスを生成する第２のサンプルパルス生成
   回路（１５）と、セグメント分割映像信号中の各セグメ
   ント間に存在する第２の一定電圧レベルの信号部をサン
   プルホールドする第２のサンプルホールド回路（１２）
   と、 上記第１のサンプルホールド回路（１１）出力と上記第
   ２のサンプルホールド回路（１２）出力との電圧差を検
   出する第１の差動増幅器（１０）と、 基準電圧回路（９）と上記第１の差動増幅器（１０）と
   の誤差を検出する第２の差動増幅器（８）と、 上記第２の差動増幅器（８）の出力信号を増幅処理し、
   上記可変利得増幅器（６）の利得を制御する位相補償回
   路（７）と、 を備えたことを特徴とする自動利得制御装置。 １２、上記第１のサンプルパルス生成回路（１４）と上
   記第２のサンプルパルス生成回路（１５）は、 上記セグメント分割映像信号（１６）が入力される構成
   を備えている請求項１１に記載の自動利得制御装置。 １３、上記第１のサンプルホールド回路（１１）と上記
   第２のサンプルホールド回路（１２）は、上記可変利得
   増幅器（１６）の出力信号（１３）が入力される構成を
   備えている請求項１２に記載の自動利得制御装置。 １４、上記第１のサンプルホールド回路（１１）と上記
   第２のサンプルホールド回路（１２）は、上記セグメン
   ト分割映像信号（１６）が入力される構成を備えている
   請求項１２に記載の自動利得制御装置。 １５、上記第１のサンプルホールド回路（１１）と上記
   第２のサンプルホールド回路（１２）は、上記セグメン
   ト分割映像信号（１６）が入力される構成を備えている
   請求項１１に記載の自動利得制御装置。 １６、上記第１のサンプルパルス生成回路（１４）と上
   記第２のサンプルパルス生成回路（１５）は、 上記セグメント分割映像信号（１６）が入力される構成
   を備えている請求項１５に記載の自動利得制御装置。 １７、上記第１のサンプルパルス生成回路（１４）と上
   記第２のサンプルパルス生成回路（１５）は、 上記可変利得増幅器（６）の出力信号（１３）が入力さ
   れる構成を備えている請求項１５に記載の自動利得制御
   装置。 １８、時間軸補正用のバースト信号を具備した映像信号
   （２２）を入力する可変利得増幅器（６）と、 映像信号中のバースト信号を除去するためのノッチフィ
   ルタ（２１）と、 映像信号中の同期信号先端部をサンプリングするための
   サンプルパルスを生成する第３のサンプルパルス生成回
   路（１９）と、 上記ノッチフィルタ（２１）の出力信号（５Ｂ）を受け
   て、上記同期信号先端部をサンプルホールドする第１の
   サンプルホールド回路（１１）と、 映像信号中のバースト信号期間をサンプリングするため
   のサンプルパルスを生成する第４のサンプルパルス生成
   回路（２０）と、 上記ノッチフィルタ（２１）の出力信号（５Ｂ）を受け
   て、上記バースト信号期間をサンプルホールドする第２
   のサンプルホールド回路（１２）と、 上記第１のサンプルホールド回路（１１）出力と上記第
   ２のサンプルホールド回路（１２）出力との電圧差を検
   出する第１の差動増幅器（１０）と、 基準電圧回路（９）と上記第１の差動増幅器（１０）と
   の誤差を検出する第２の差動増幅器（８）と、 上記第２の差動増幅器（８）の出力信号を増幅処理し、
   上記可変利得増幅器（６）の利得を制御する位相補償回
   路（７）と、 を備えたことを特徴とする自動利得制御装置。 １９、上記第３のサンプルパルス生成回路（１９）と上
   記第４のサンプルパルス生成回路（２０）は、 上記映像信号（２２）が入力される構成を備えている請
   求項１８に記載の自動利得制御装置。 ２０、上記ノッチフィルタ（２１）は、 上記可変利得増幅器（６）の出力信号（２３）が入力さ
   れる構成を備えている請求項１９に記載の自動利得制御
   装置。 ２１、上記ノッチフィルタ（２１）は、 上記映像信号（２２）が入力される構成を備えている請
   求項１９に記載の自動利得制御装置。 ２２、上記第３のサンプルパルス生成回路（１９）と上
   記第４のサンプルパルス生成回路（２０）は、 上記可変利得増幅器（６）の出力信号（２３）が入力さ
   れる構成を備えている請求項１８に記載の自動利得制御
   装置。 ２３、上記ノッチフィルタ（２１）は、 上記可変利得増幅器（６）の出力信号（２３）が入力さ
   れる構成を備えている請求項２２に記載の自動利得制御
   装置。 ２４、上記ノッチフィルタ（２１）は、 上記映像信号（２２）が入力される構成を備えている請
   求項２２に記載の自動利得制御装置。