JPH037973B2 - - Google Patents

Info

Publication number
JPH037973B2
JPH037973B2 JP59055918A JP5591884A JPH037973B2 JP H037973 B2 JPH037973 B2 JP H037973B2 JP 59055918 A JP59055918 A JP 59055918A JP 5591884 A JP5591884 A JP 5591884A JP H037973 B2 JPH037973 B2 JP H037973B2
Authority
JP
Japan
Prior art keywords
program
execution mode
mode
processing
programs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59055918A
Other languages
English (en)
Other versions
JPS60200342A (ja
Inventor
Hirobumi Yamada
Fumio Isobe
Hiroshi Nakada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59055918A priority Critical patent/JPS60200342A/ja
Publication of JPS60200342A publication Critical patent/JPS60200342A/ja
Publication of JPH037973B2 publication Critical patent/JPH037973B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Devices For Executing Special Programs (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、命令の先行実行モードと非先行実行
モードのような2つの動作モードをもつ計算機に
おいてプログラムを実行する場合のモード切り替
え制御方式に関する。
〔技術の背景〕
計算機は、基本的にはプログラム中の命令を規
定されている順序で逐次実行するように構成され
ているが、特に高速の計算機には、プログラム中
に先に実行できる命令がある場合、命令の順序に
関係なくその命令を実行する機能が設けられてい
る。この機能が働いて高速処理が行われる動作モ
ードを先行実行モードといい、これに対して通常
の処理が行われる動作モードを非先行実行モード
という。これらの2つの動作モードはプログラム
中の手続きにより切り替え制御される。したがつ
て一般に高速処理と通常処理をそれぞれ意図する
別々のプログラムが同時に実行される場合には、
各プログラムの入口および出口で動作モードを切
り替える必要があつた。
第1図は、従来の動作モード切り替え方式の説
明図である。図中A,B,Cはそれぞれリンクさ
れているプログラムを表す。またADVおよび
NOADVは動作モードの切り替え手続き部であ
り、ADVは先行実行モード、NOADVは非先行
実行モードの切り替え指定を表わしている。
第1図aは、プログラムAおよびCが先行実行
モードにより、そしてプログラムBが非先行実行
モードにより処理される場合の例である。プログ
ラムAは入口で先行実行モードを指定し、処理途
中でプログラムBを呼び出す。プログラムBは、
入口で非先行実行モードを指定し、処理途中でプ
ログラムCを指定する。プログラムCは、入口先
行実行モードを指定し、処理が終わると出口でプ
ログラムBの動作モードを識別し、それに合わせ
て、すなわちこの場合は非先行実行モードに切り
替えてプログラムBへ制御を返す。プログラムB
は、非先行実行モードで処理を続行し、処理が終
わると出口でプログラムAの動作モード、すなわ
ち先行実行モードに切り替えてプログラムAへ制
御を返す。このようにリターン時には、相手のプ
ログラムの動作モードを意識しなければならな
い。
第1図bは、全プログラムA,B,Cが先行実
行モードで処理される場合の例である。この場合
には各プログラムの入口と出口で同じ先行実行モ
ードが指定されるが、動作モード切り替え手続き
を省略できないため、処理が遅くなるという欠点
がある。
〔発明の目的および構成〕
本発明の目的は、先行実行モードによる高速処
理を意図したプログラムのみを実行する場合に
は、動作モード切り替え手続きを不要にし、しか
も高速処理を意図するプログラム非先行実行モー
ドによる通常処理を意図するプログラムとが混合
して実行される場合には確実に動作モードの切り
替えを可能にすることにある。
そして本発明はそのための構成として、命令先
行実行モードおよび非先行実行モードの2つの動
作モードを有する計算機において、該動作モード
の切り替え手続きを非先行実行モードでの実行が
意図されているプログラムのみに置き、該切り替
え手続きによつて切り替えるべき動作モードの種
別を実行時に指定することを特徴とするものであ
る。
〔発明の実施例〕
以下に、本発明の詳細を実施例にしたがつて説
明する。
本発明によれば、動作モード切り替え手続き
は、高速処理を意図するプログラムからは外され
て、通常処理を意図するプログラムにのみ置かれ
る。
第2図は本発明方式に基づく動作モードの切り
替え処理例を示す。図示されている記号等は、第
1図に示されているものと同じである。
第2図aは、プログラムAおよびCが高速処理
を意図され、プログラムBは通常処理を意図され
ている場合の例である。プログラムAは先行実行
モードで処理され、そのままの動作モードでプロ
グラムBを呼び出す。プログラムBは入口で非先
行実行モードに切り替えを行い、先行実行モード
に切り替えてからプログラムCを呼び出す。した
がつて、プログラムCはそのまま先行実行モード
で処理され、終了後そのままの動作モードでプロ
グラムBへ制御を返す。プログラムBは、再び非
先行実行モードに切り替えて処理を続行し、出口
で先行実行モードに切り替えてからプログラムA
へ制御を返す。これによりプログラムAおよびプ
ログラムCは高速処理が可能となり、プログラム
Bは、第1図aに示された従来方式にくらべて動
作モード切り替え手続きが2倍に増加している
が、本来高速処理を意図していないのであるか
ら、支障となることは少ない。
第2図bは全プログラムA,B,Cが高速処理
を意図されている場合の例であり、この場合は、
いずれのプログラムもモード切り替え手続きを含
まないため、高速処理が可能となる。
プログラムを先行実行モードによる高速処理で
実行するか非先行実行モードによる通常処理で実
行するかの指定は、コンパイル時の選択と実行時
の選択とに基づいて決定される。第3図はその概
略図であり、ソースプログラムのコンパイル処理
時に、オプシヨンでADV(先行実行モード)/
NOADV(非先行実行モード)のいずれかを指定
する。ここでNOADVを指定した場合には、通
常処理が意図されるプログラム中にモード切り替
え手続きが挿入され、自プログラムから他プログ
ラムへ移る際のモードはさらにプログラムの実行
オプシヨンでADV/NOADVを指定することに
より決定される。
第4図はその具体例を示す。プログラムAはコ
ンパイルオプシヨンがADVであり、プログラム
BはコンパイルオプシヨンがNOADVである。
Mは挿入されたモード切り替え手続きを示し、M
=OFFは非先行実行モードへの切り替えを表し、
M=Pは実行時のオプシヨンによりきまる実行モ
ード(先行実行モード/非先行実行モード)を表
している。
モードの初期化は、主プログラムから呼ばれる
ライブラリの初期化ルーチンで行い、実行時のオ
プシヨンで指定した動作モードが初期設定され
る。たとえば第4図のプログラムAは、初期設定
された先行実行モードに基づいて実行される。
1実施例によれば、モード切り替え手続きは、
先行実行モードか非先行実行モードかを表すビツ
トを含むモード切り替え用データを、VLCR命令
などでベクトル制御レジスタ(VCR)に設定す
ることにより行われる。
〔発明の効果〕
以上のように、本発明によれば、先行実行モー
ドによる高速処理が意図されるプログラムの実行
速度が上がり、先行実行モード機能の効果を高め
ることができる。
【図面の簡単な説明】
第1図は従来の動作モード切り替え方式の説明
図、第2図は本発明方式による動作モードの切り
替え処理例を示す説明図、第3図はプログラムに
対する実行モード指定方法を示す説明図、第4図
はその具体例を示す説明図である。 図中、A,B,Cはプログラム、ADVは先行
実行モード、NOADVは非先行実行モードを表
す。

Claims (1)

    【特許請求の範囲】
  1. 1 命令先行実行モードおよび非先行実行モード
    の2つの動作モードを有する計算機において、該
    動作モードの切り替え手続きを非先行実行モード
    での実行が意図されているプログラムのみに置
    き、該切り替え手続きによつて切り替えるべき動
    作モードの種別を実行時に指定することを特徴と
    する動作モード制御方式。
JP59055918A 1984-03-23 1984-03-23 動作モ−ド制御方式 Granted JPS60200342A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59055918A JPS60200342A (ja) 1984-03-23 1984-03-23 動作モ−ド制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59055918A JPS60200342A (ja) 1984-03-23 1984-03-23 動作モ−ド制御方式

Publications (2)

Publication Number Publication Date
JPS60200342A JPS60200342A (ja) 1985-10-09
JPH037973B2 true JPH037973B2 (ja) 1991-02-04

Family

ID=13012480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59055918A Granted JPS60200342A (ja) 1984-03-23 1984-03-23 動作モ−ド制御方式

Country Status (1)

Country Link
JP (1) JPS60200342A (ja)

Also Published As

Publication number Publication date
JPS60200342A (ja) 1985-10-09

Similar Documents

Publication Publication Date Title
US6029222A (en) Method and processor for selectively marking instructions as interruptible or uninterruptible and judging interrupt requests based on the marked instruction
JP2692609B2 (ja) マルチタスクのプログラムデバッグ方法とその装置
KR920001319A (ko) 처리기 및 처리기의 처리방법
JP2655615B2 (ja) 情報処理装置
US5021991A (en) Coprocessor instruction format
US4821231A (en) Method and apparatus for selectively evaluating an effective address for a coprocessor
JPS6019028B2 (ja) 情報処理装置
JPS6212529B2 (ja)
JPH02304650A (ja) パイプライン方式のマイクロプロセッサ
JPH037973B2 (ja)
JPS61245239A (ja) 論理回路方式
US4811274A (en) Method and apparatus for selectively evaluating an effective address for a coprocessor
JP2637070B2 (ja) マイクロ命令先頭アドレス生成方式
JPS6236576B2 (ja)
KR950004227B1 (ko) 정보처리시스템
JPH04370831A (ja) 動作モード制御方式
JPH0242559A (ja) 情報処理装置
JPH0198023A (ja) 条件付きサブルーチン呼出し方式
JPS6252900B2 (ja)
JPS62293372A (ja) マスタスレ−ブプロセツサ
JPS6353644A (ja) 命令制御装置
JPS5854422B2 (ja) 多重処理装置の制御方式
JPS6132699B2 (ja)
JPH0363866A (ja) マスタースレーブプロセッサ
JPS6191727A (ja) 情報引継ぎ方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term