JPH0379871B2 - - Google Patents
Info
- Publication number
- JPH0379871B2 JPH0379871B2 JP56209766A JP20976681A JPH0379871B2 JP H0379871 B2 JPH0379871 B2 JP H0379871B2 JP 56209766 A JP56209766 A JP 56209766A JP 20976681 A JP20976681 A JP 20976681A JP H0379871 B2 JPH0379871 B2 JP H0379871B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- fuse
- polycrystalline silicon
- insulating layer
- recesses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
- H10W20/494—Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はリードオンリメモリROM、より詳し
く述べるならば、ヒユーズ切断型のプログラマブ
ル・リードオンリメモリPROMにおけるヒユー
ズ切断方法に関するものである。
く述べるならば、ヒユーズ切断型のプログラマブ
ル・リードオンリメモリPROMにおけるヒユー
ズ切断方法に関するものである。
ヒユーズ切断型のプログラマブル・リードオン
リメモリは、一般的に過電流を流してヒユーズを
溶断することで情報を書込む。このヒユーズとし
ては、多結晶シリコン、アルミニウム、ニクロム
などが使用されている。しかしながら、ワード線
とビツト線との間に過電流を流してヒユーズを溶
断する場合には、ヒユーズを燐硅酸ガラス
（PSG）又は二酸化シリコン（SiO2）の被膜で覆
うこともあつて、切断された部分がそれほど離れ
ていないので溶断の確認がしにくい。電気的なヒ
ユーズ溶断に代えて、大出力レーザをヒユーズに
照射して溶断することも可能である。しかしなが
ら、この場合にはヒユーズ上の被膜も同時に溶解
蒸発してしまうために、生じた穴をPSG又は
SiO2で埋める必要があり、工程が増える。
リメモリは、一般的に過電流を流してヒユーズを
溶断することで情報を書込む。このヒユーズとし
ては、多結晶シリコン、アルミニウム、ニクロム
などが使用されている。しかしながら、ワード線
とビツト線との間に過電流を流してヒユーズを溶
断する場合には、ヒユーズを燐硅酸ガラス
（PSG）又は二酸化シリコン（SiO2）の被膜で覆
うこともあつて、切断された部分がそれほど離れ
ていないので溶断の確認がしにくい。電気的なヒ
ユーズ溶断に代えて、大出力レーザをヒユーズに
照射して溶断することも可能である。しかしなが
ら、この場合にはヒユーズ上の被膜も同時に溶解
蒸発してしまうために、生じた穴をPSG又は
SiO2で埋める必要があり、工程が増える。
本発明の目的は、ヒユーズ切断型のプログラマ
ブル・リードオンリメモリにおけるヒユーズの電
気的な溶断あるいは高出力レーザによる溶断に代
る切断方法を提案することである。
ブル・リードオンリメモリにおけるヒユーズの電
気的な溶断あるいは高出力レーザによる溶断に代
る切断方法を提案することである。
本発明の別の目的は、光学的な切断検査が容易
にできるようにすることである。
にできるようにすることである。
上述した目的は、下記工程(ア)〜(ウ)：
(ア)半導体基板（シリコン基板）上に、隣接する
２つの凹所を有する絶縁層（二酸化シリコン層）
を形成する工程；(イ)隣接する２つの凹所を含めて
絶縁層の上に、これら凹所でのヒユーズ部を含む
所定形状の多結晶シリコン層を形成する工程；お
よび(ウ)少なくとも２つの凹部を含むような多結晶
シリコン層への所定期間のレーザ光照射によつて
該多結晶シリコン層のヒユーズ部を溶融再凝固さ
せ、該２つの凹部の間で該絶縁層の凸部の上にあ
る多結晶シリコンをこれら凹所に流入させて多結
晶シリコン層を断線させるレーザ照射工程；から
なることを特徴とするヒユーズ切断型のプログラ
マブル・リードオンリメモリのヒユーズ切断方法
によつて達成できる。
２つの凹所を有する絶縁層（二酸化シリコン層）
を形成する工程；(イ)隣接する２つの凹所を含めて
絶縁層の上に、これら凹所でのヒユーズ部を含む
所定形状の多結晶シリコン層を形成する工程；お
よび(ウ)少なくとも２つの凹部を含むような多結晶
シリコン層への所定期間のレーザ光照射によつて
該多結晶シリコン層のヒユーズ部を溶融再凝固さ
せ、該２つの凹部の間で該絶縁層の凸部の上にあ
る多結晶シリコンをこれら凹所に流入させて多結
晶シリコン層を断線させるレーザ照射工程；から
なることを特徴とするヒユーズ切断型のプログラ
マブル・リードオンリメモリのヒユーズ切断方法
によつて達成できる。
上述した本発明に係るプログラマブル・リード
オンリメモリのヒユーズ切断方法では、２つの凹
所内およびこれら凹所の間にある多結晶シリコン
層部分（ヒユーズ部）にレーザを照射して溶解再
溶融する。レーザ照射加熱をやめると、溶融シリ
コンは凹所内の部分が絶縁層の凸部の上にある部
分よりも冷却・凝固速度が速いので、凹所内シリ
コンが先に凝固しだして、凸部上のシリコンを引
き込むようになり（凝集現象が生じ）、確実に多
結晶シリコン層が切断される。結果として、多結
晶シリコン層を断線することで情報を書込むこと
ができる。
オンリメモリのヒユーズ切断方法では、２つの凹
所内およびこれら凹所の間にある多結晶シリコン
層部分（ヒユーズ部）にレーザを照射して溶解再
溶融する。レーザ照射加熱をやめると、溶融シリ
コンは凹所内の部分が絶縁層の凸部の上にある部
分よりも冷却・凝固速度が速いので、凹所内シリ
コンが先に凝固しだして、凸部上のシリコンを引
き込むようになり（凝集現象が生じ）、確実に多
結晶シリコン層が切断される。結果として、多結
晶シリコン層を断線することで情報を書込むこと
ができる。
第１図に示すように本発明に係るヒユーズ切断
型のプログラマブル・リードオンリメモリのヒユ
ーズ部は、バイポーラトランジスタなどの回路素
子を形成するシリコン単結晶（半導体）基板１の
上に形成されている。シリコン基板１上の絶縁層
である二酸化シリコン層２（厚さ：0.5ないし
1.0μm）には２つの凹所３，４（深さ：0.4ないし
0.9μm）が設けられており、その全表面上に化学
的気相成長法によつて多結晶（場合によつては非
晶質）シリコン層５（厚さ：0.2ないし0.4μm）が
形成されている。そして、凹所３および４を結ぶ
多結晶シリコン層部分６が必要に応じてレーザ照
射によつて切断されることになる。この多結晶シ
リコン層５の上に燐硅酸ガラス（PSG）層７が
保護絶縁膜として形成されており、このPSG層
７にはコンタクトホールが開られていて導体層８
が多結晶シリコン層５と電気的に接続されてい
る。そして、保護膜である燐硅酸ガラス層９が導
体層８および先に形成したPSG層７の上に形成
されている。
型のプログラマブル・リードオンリメモリのヒユ
ーズ部は、バイポーラトランジスタなどの回路素
子を形成するシリコン単結晶（半導体）基板１の
上に形成されている。シリコン基板１上の絶縁層
である二酸化シリコン層２（厚さ：0.5ないし
1.0μm）には２つの凹所３，４（深さ：0.4ないし
0.9μm）が設けられており、その全表面上に化学
的気相成長法によつて多結晶（場合によつては非
晶質）シリコン層５（厚さ：0.2ないし0.4μm）が
形成されている。そして、凹所３および４を結ぶ
多結晶シリコン層部分６が必要に応じてレーザ照
射によつて切断されることになる。この多結晶シ
リコン層５の上に燐硅酸ガラス（PSG）層７が
保護絶縁膜として形成されており、このPSG層
７にはコンタクトホールが開られていて導体層８
が多結晶シリコン層５と電気的に接続されてい
る。そして、保護膜である燐硅酸ガラス層９が導
体層８および先に形成したPSG層７の上に形成
されている。
上述した構造のヒユーズを有するリードオンリ
メモリは次のようにして作られる。
メモリは次のようにして作られる。
まず、シリコン単結晶基板１（第１図）上に熱
酸化法によつて比較的厚い二酸化シリコン層２を
形成する。ホトエツチング法によつて二酸化シリ
コン層２に２つの窓を開けてシリコン基板１の一
部を表出する。再度熱酸化法によつて表出したシ
リコン基板１上に薄い二酸化シリコン膜を形成す
る。このようにして二酸化シリコン層２の凹所
３，４を形成する。次に、化学的気相成長法
（CVD法）によつて多結晶シリコン層５を二酸化
シリコン層２の上に凹所３，４で切断されないよ
うに形成し、パターニングして所定の配線形状に
する。そして、必要に応じて、保護絶縁層である
燐硅酸ガラス層７を化学的気相成長法で多結晶シ
リコン層５および二酸化シリコン層２の上に形成
する。ホトエツチング法によつて燐硅酸ガラス層
７にコンタクトホールを第１図のように開けて、
配線である導体層８、例えば、アルミニウム層を
蒸着法で形成し所定パターンにホトエツチングす
る。最後に、燐硅酸ガラス層９を化学的気相成長
法で全表面上に形成する。
酸化法によつて比較的厚い二酸化シリコン層２を
形成する。ホトエツチング法によつて二酸化シリ
コン層２に２つの窓を開けてシリコン基板１の一
部を表出する。再度熱酸化法によつて表出したシ
リコン基板１上に薄い二酸化シリコン膜を形成す
る。このようにして二酸化シリコン層２の凹所
３，４を形成する。次に、化学的気相成長法
（CVD法）によつて多結晶シリコン層５を二酸化
シリコン層２の上に凹所３，４で切断されないよ
うに形成し、パターニングして所定の配線形状に
する。そして、必要に応じて、保護絶縁層である
燐硅酸ガラス層７を化学的気相成長法で多結晶シ
リコン層５および二酸化シリコン層２の上に形成
する。ホトエツチング法によつて燐硅酸ガラス層
７にコンタクトホールを第１図のように開けて、
配線である導体層８、例えば、アルミニウム層を
蒸着法で形成し所定パターンにホトエツチングす
る。最後に、燐硅酸ガラス層９を化学的気相成長
法で全表面上に形成する。
次に、本発明に係るプログラマブル・リードオ
ンリメモリに情報を書き込む（すなわち、ヒユー
ズ部を切断する）やり方を説明する。
ンリメモリに情報を書き込む（すなわち、ヒユー
ズ部を切断する）やり方を説明する。
上述した構造のヒユーズ部において、切断され
る多結晶シリコン層５に、凹所３，４間の酸化シ
リコン層２の凸部の上の部分６を中心として凹所
３，４にも当るようにレーザ光１０（第１図）を
選択的に照射する。従来は高出力レーザを照射し
ていたが、本発明に係るヒユーズ部では多結晶シ
リコン層部分６が溶融状態になる程度のレーザ照
射でよい。例えば、連続発振（CW）アルゴンレ
ーザの10W出力照射を行なえば、凹所３，４間の
多結晶シリコン層部分６を溶解することができ、
同時に凹所３，４内の多結晶層部分も溶解するこ
とができる。なお、凹所３，４内へ多結晶層部分
６が完全に流れ込むことができるように凹所の寸
法、凹所間〓および多結晶層部分６の量（体積）
を適切に決めておく必要がある。レーザ照射が終
了すると、凹所内の溶融シリコンは凸部上部分よ
りも速く冷却凝固するので、凹所内から凝固して
凸部上溶融シリコンは引き込まれて、凸部上に存
在しなくなる。このレーザ照射では燐硅酸ガラス
層７，９は溶解しないが少し変形し、二酸化シリ
コン層２上の溶融シリコン（部分６）が凹所３，
４内へ流れ、空洞１１が生じる。このように凹所
３，４間を結ぶ多結晶シリコン層部分６が第２図
に示すように凹所へ流れてその場所からなくなる
ので、多結晶シリコン層５は凹所３，４間で切断
されたこととなる。
る多結晶シリコン層５に、凹所３，４間の酸化シ
リコン層２の凸部の上の部分６を中心として凹所
３，４にも当るようにレーザ光１０（第１図）を
選択的に照射する。従来は高出力レーザを照射し
ていたが、本発明に係るヒユーズ部では多結晶シ
リコン層部分６が溶融状態になる程度のレーザ照
射でよい。例えば、連続発振（CW）アルゴンレ
ーザの10W出力照射を行なえば、凹所３，４間の
多結晶シリコン層部分６を溶解することができ、
同時に凹所３，４内の多結晶層部分も溶解するこ
とができる。なお、凹所３，４内へ多結晶層部分
６が完全に流れ込むことができるように凹所の寸
法、凹所間〓および多結晶層部分６の量（体積）
を適切に決めておく必要がある。レーザ照射が終
了すると、凹所内の溶融シリコンは凸部上部分よ
りも速く冷却凝固するので、凹所内から凝固して
凸部上溶融シリコンは引き込まれて、凸部上に存
在しなくなる。このレーザ照射では燐硅酸ガラス
層７，９は溶解しないが少し変形し、二酸化シリ
コン層２上の溶融シリコン（部分６）が凹所３，
４内へ流れ、空洞１１が生じる。このように凹所
３，４間を結ぶ多結晶シリコン層部分６が第２図
に示すように凹所へ流れてその場所からなくなる
ので、多結晶シリコン層５は凹所３，４間で切断
されたこととなる。
本発明に係るヒユーズ切断型のリードオンリメ
モリでは、多結晶シリコン層のレーザ照射による
切断箇所が視覚的（光学的）に容易に確認でき
る。また、この切断は電気的切断よりも確実であ
り、製品歩留りの向上が図れる。
モリでは、多結晶シリコン層のレーザ照射による
切断箇所が視覚的（光学的）に容易に確認でき
る。また、この切断は電気的切断よりも確実であ
り、製品歩留りの向上が図れる。
第１図はレーザ照射前のヒユーズ切断型のリー
ドオンリメモリの概略断面図であり、第２図はレ
ーザ照射によつて多結晶シリコン層を切断した後
でのリードオンリメモリの概略断面図である。 １…シリコン基板（半導体基板）、２…二酸化
シリコン層（絶縁層）、３，４…凹所、５…多結
晶シリコン層、６…多結晶シリコン層部分、７，
９…燐硅酸ガラス（保護絶縁層）、８…導体層、
１０…レーザ光、１１…空洞。
ドオンリメモリの概略断面図であり、第２図はレ
ーザ照射によつて多結晶シリコン層を切断した後
でのリードオンリメモリの概略断面図である。 １…シリコン基板（半導体基板）、２…二酸化
シリコン層（絶縁層）、３，４…凹所、５…多結
晶シリコン層、６…多結晶シリコン層部分、７，
９…燐硅酸ガラス（保護絶縁層）、８…導体層、
１０…レーザ光、１１…空洞。
Claims (1)
- 【特許請求の範囲】 １ ヒユーズ切断型のプログラマブル・リードオ
ンリメモリのヒユーズ切断方法が、下記工程(ア)〜
(ウ)： (ア) 半導体基板上に、隣接する２つの凹所を有す
る絶縁層を形成する工程； (イ) 前記隣接する２つの凹所を含めて前記絶縁層
の上に、これら凹所でのヒユーズ部を含む所定
形状の多結晶シリコン層を形成する工程；およ
び (ウ) 少なくとも前記２つの凹部を含むような前記
多結晶シリコン層への所定期間のレーザ光照射
によつて該多結晶シリコン層のヒユーズ部を溶
融再凝固させ、該２つの凹部の間で該絶縁層の
凸部の上にある多結晶シリコンをこれら凹所に
流入させて前記多結晶シリコン層を断線させる
レーザ照射工程； からなることを特徴とするプログラマブル・リー
ドオンリメモリのヒユーズ切断方法。 ２ 前記多結晶シリコン層および前記絶縁層の上
に保護絶縁層を形成する工程を含み、該保護絶縁
層を通して前記多結晶シリコン層にレーザ光を照
射することを特徴とする請求項１記載のヒユーズ
切断方法。 ３ 前記半導体基板がシリコン基板であり、前記
絶縁層が二酸化シリコン層であり、かつ前記保護
絶縁層が燐珪酸ガラス層であることを特徴とする
請求項２記載のヒユーズ切断方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56209766A JPS58115692A (ja) | 1981-12-28 | 1981-12-28 | プログラマブル・リードオンリメモリのヒューズ切断方法 |
| EP82306892A EP0083211B1 (en) | 1981-12-28 | 1982-12-23 | Semiconductor device with fuse |
| DE8282306892T DE3278602D1 (en) | 1981-12-28 | 1982-12-23 | Semiconductor device with fuse |
| US06/453,099 US4503315A (en) | 1981-12-28 | 1982-12-27 | Semiconductor device with fuse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56209766A JPS58115692A (ja) | 1981-12-28 | 1981-12-28 | プログラマブル・リードオンリメモリのヒューズ切断方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58115692A JPS58115692A (ja) | 1983-07-09 |
| JPH0379871B2 true JPH0379871B2 (ja) | 1991-12-20 |
Family
ID=16578260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56209766A Granted JPS58115692A (ja) | 1981-12-28 | 1981-12-28 | プログラマブル・リードオンリメモリのヒューズ切断方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4503315A (ja) |
| EP (1) | EP0083211B1 (ja) |
| JP (1) | JPS58115692A (ja) |
| DE (1) | DE3278602D1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125640A (ja) * | 1982-12-28 | 1984-07-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4720470A (en) * | 1983-12-15 | 1988-01-19 | Laserpath Corporation | Method of making electrical circuitry |
| JPS60176250A (ja) * | 1984-02-23 | 1985-09-10 | Toshiba Corp | 半導体装置の製造方法 |
| US5008729A (en) * | 1984-06-18 | 1991-04-16 | Texas Instruments Incorporated | Laser programming of semiconductor devices using diode make-link structure |
| JPS6122650A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Ltd | 欠陥救済方法および装置 |
| JPH0719842B2 (ja) * | 1985-05-23 | 1995-03-06 | 三菱電機株式会社 | 半導体装置の冗長回路 |
| US4681778A (en) * | 1985-11-14 | 1987-07-21 | Optical Materials, Inc. | Method and apparatus for making electrical connections utilizing a dielectric-like metal film |
| JPH06105764B2 (ja) * | 1986-06-20 | 1994-12-21 | 株式会社東芝 | ヒユ−ズ内蔵型半導体装置 |
| JPS6334952A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | 半導体装置内の回路選択用ヒユ−ズ |
| JPS63140550A (ja) * | 1986-12-01 | 1988-06-13 | Mitsubishi Electric Corp | 冗長回路用電気ヒユ−ズ |
| US4764485A (en) * | 1987-01-05 | 1988-08-16 | General Electric Company | Method for producing via holes in polymer dielectrics |
| US4872140A (en) * | 1987-05-19 | 1989-10-03 | Gazelle Microcircuits, Inc. | Laser programmable memory array |
| JPS645033A (en) * | 1987-06-26 | 1989-01-10 | Nec Corp | Semiconductor device |
| US4853758A (en) * | 1987-08-12 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Laser-blown links |
| JP2508247B2 (ja) * | 1989-03-20 | 1996-06-19 | 三菱電機株式会社 | マスクｒｏｍの製造方法 |
| US5982268A (en) * | 1998-03-31 | 1999-11-09 | Uchihashi Estec Co., Ltd | Thin type fuses |
| US6633055B2 (en) | 1999-04-30 | 2003-10-14 | International Business Machines Corporation | Electronic fuse structure and method of manufacturing |
| DE19924153B4 (de) * | 1999-05-26 | 2006-02-09 | Infineon Technologies Ag | Schaltungsanordnung zur Reparatur eines Halbleiterspeichers |
| US6166421A (en) * | 1999-08-18 | 2000-12-26 | National Semiconductor Corporation | Polysilicon fuse that provides an open current path when programmed without exposing the fuse to the environment |
| KR100408137B1 (ko) * | 2001-11-26 | 2003-12-06 | 학교법인 성균관대학 | 중성빔을 이용한 층대층 식각장치 및 식각방법 |
| JP4473715B2 (ja) * | 2004-11-29 | 2010-06-02 | 富士通株式会社 | 積層体切断方法及び積層体 |
| US7477130B2 (en) * | 2005-01-28 | 2009-01-13 | Littelfuse, Inc. | Dual fuse link thin film fuse |
| JP4975669B2 (ja) * | 2008-03-25 | 2012-07-11 | 株式会社東芝 | 赤外線検出器およびこの赤外線検出器を備えた固体撮像素子 |
| JP2017045839A (ja) * | 2015-08-26 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3564354A (en) * | 1968-12-11 | 1971-02-16 | Signetics Corp | Semiconductor structure with fusible link and method |
| DE2625089A1 (de) * | 1976-06-04 | 1977-12-15 | Bosch Gmbh Robert | Anordnung zum auftrennen von leiterbahnen auf integrierten schaltkreisen |
| US4240094A (en) * | 1978-03-20 | 1980-12-16 | Harris Corporation | Laser-configured logic array |
| US4209894A (en) * | 1978-04-27 | 1980-07-01 | Texas Instruments Incorporated | Fusible-link semiconductor memory |
-
1981
- 1981-12-28 JP JP56209766A patent/JPS58115692A/ja active Granted
-
1982
- 1982-12-23 EP EP82306892A patent/EP0083211B1/en not_active Expired
- 1982-12-23 DE DE8282306892T patent/DE3278602D1/de not_active Expired
- 1982-12-27 US US06/453,099 patent/US4503315A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0083211A3 (en) | 1985-04-17 |
| EP0083211B1 (en) | 1988-06-01 |
| JPS58115692A (ja) | 1983-07-09 |
| US4503315A (en) | 1985-03-05 |
| DE3278602D1 (en) | 1988-07-07 |
| EP0083211A2 (en) | 1983-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0379871B2 (ja) | ||
| US4476375A (en) | Process for selective cutting of electrical conductive layer by irradiation of energy beam | |
| US6521971B2 (en) | Metal fuse in copper dual damascene | |
| KR940001888B1 (ko) | 레이저 용단 퓨즈 | |
| US4747076A (en) | Method of writing information into a fuse-type ROM | |
| US5789794A (en) | Fuse structure for an integrated circuit element | |
| US4774561A (en) | Semiconductor device | |
| JPS584819B2 (ja) | ハンドウタイソウチ | |
| US5235154A (en) | Laser removal of metal interconnects | |
| JP4164054B2 (ja) | ポリシリコンヒューズを有する半導体装置 | |
| JPS5823475A (ja) | 半導体装置及び製造方法 | |
| JP3325629B2 (ja) | 半導体装置の製造方法 | |
| TWI714713B (zh) | 半導體裝置 | |
| JPS5913368A (ja) | 半導体装置 | |
| JPS58158099A (ja) | プログラム可能な読出し専用記憶素子 | |
| Iwai et al. | Laser-assisted poly-Si resistor fuse utilizing silicon lateral flow | |
| JPS6412097B2 (ja) | ||
| JPH0440858B2 (ja) | ||
| JPH0363819B2 (ja) | ||
| JPH06151745A (ja) | 半導体装置 | |
| JPH0344062A (ja) | 改善された可溶性リンクを有する集積回路 | |
| JPS60134437A (ja) | ヒユ−ズ装置およびその製造方法 | |
| JPH04127524A (ja) | コンタクトホール金属充填方法 | |
| JPH0350756A (ja) | 半導体集積回路の製造方法 | |
| JPS58171834A (ja) | レ−ザによる配線接続方法 |