JPS63164344A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63164344A JPS63164344A JP30892386A JP30892386A JPS63164344A JP S63164344 A JPS63164344 A JP S63164344A JP 30892386 A JP30892386 A JP 30892386A JP 30892386 A JP30892386 A JP 30892386A JP S63164344 A JPS63164344 A JP S63164344A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- stress
- protective film
- silicon oxide
- insulating protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、絶縁保Ｓ！膜で被覆された電極配線の信頼
性を向上した半導体装置に関する。
性を向上した半導体装置に関する。
（従来の技術）
近年、半導体装置の高集積化、微細化に伴ない、電極配
線例えばアルミニウム（ＡΩ）配線の幅は著しく狭くな
ってきている。このように、Ａｌｌ配線幅が狭くなると
、従来から知られている所謂エレクトロマイグレーショ
ンに起因する不良が発生する。さらに、最近ｒはストレ
スマイグレーションと呼ばれるＡΩ配線の周辺部からＡ
Ω配線に作用する応力により引き起こされる不良が注目
されはじめている。以下、このストレスマイグレーショ
ンについて、第３図及び第４図を用いて説明する。
線例えばアルミニウム（ＡΩ）配線の幅は著しく狭くな
ってきている。このように、Ａｌｌ配線幅が狭くなると
、従来から知られている所謂エレクトロマイグレーショ
ンに起因する不良が発生する。さらに、最近ｒはストレ
スマイグレーションと呼ばれるＡΩ配線の周辺部からＡ
Ω配線に作用する応力により引き起こされる不良が注目
されはじめている。以下、このストレスマイグレーショ
ンについて、第３図及び第４図を用いて説明する。
第３図及び第４図は、Ａ９配線が絶縁保護膜で被覆され
た半導体装置の要部断面図である。両図においＣ１半導
体基板１上の絶縁膜３上に△交配線５が形成されている
。このへΩ配線５には、その表面を被覆するために薄膜
形成法の一つであるＣ Ｖ Ｄ （ｃｈｅｍｉｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法により、絶
縁保護膜７が形成されている。
た半導体装置の要部断面図である。両図においＣ１半導
体基板１上の絶縁膜３上に△交配線５が形成されている
。このへΩ配線５には、その表面を被覆するために薄膜
形成法の一つであるＣ Ｖ Ｄ （ｃｈｅｍｉｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法により、絶
縁保護膜７が形成されている。
この絶縁保護Ｉ８！７は、用いるＣＶＤ法により圧縮応
力を有する場合と、引張り応力を有する場合がある。第
３図は、絶縁保護膜７が圧縮応力を有する場合を示して
おり、第４図は、絶縁保護膜７が引張り応力を有する場
合を示している。
力を有する場合と、引張り応力を有する場合がある。第
３図は、絶縁保護膜７が圧縮応力を有する場合を示して
おり、第４図は、絶縁保護膜７が引張り応力を有する場
合を示している。
第３図において、絶縁保護膜７が圧縮応力を有する場合
には、ＡＣ配線５の上部に形成された絶縁膜ｉ１膜７は
、Ａｌｌ配線５に対して引張り力として作用し、ＡΩ配
ｌＩ２５の側部に形成された絶縁膜Ｉｇ１７は、ＡΩ配
線５に対して圧縮力として作用することになる。
には、ＡＣ配線５の上部に形成された絶縁膜ｉ１膜７は
、Ａｌｌ配線５に対して引張り力として作用し、ＡΩ配
ｌＩ２５の側部に形成された絶縁膜Ｉｇ１７は、ＡΩ配
線５に対して圧縮力として作用することになる。
一方、第４図において、絶縁保護膜７が引張り応力を有
する場合には、Ａ】配線５の上部に形成された絶縁保護
膜７は、Ａ】配線５に対して圧縮力として作用し、Ａｎ
配線５の側部に形成された絶縁保護膜７は、Ａ１配線５
に対して引張り力として作用することになる。
する場合には、Ａ】配線５の上部に形成された絶縁保護
膜７は、Ａ】配線５に対して圧縮力として作用し、Ａｎ
配線５の側部に形成された絶縁保護膜７は、Ａ１配線５
に対して引張り力として作用することになる。
このように、Ａｎ配線５を被覆するために形成された絶
縁保護ＦＩ７が、第３図に示すように圧縮応力を有する
場合にあっても、また、第４図に示すように引張り応力
を有する場合であっても、絶縁膜ｆｆ１ｇ１７は、Ａｎ
配線５に対して点線で示す部分において引張り力として
作用することになり、この引張り力がストレスマイグレ
ーションの原因となる。
縁保護ＦＩ７が、第３図に示すように圧縮応力を有する
場合にあっても、また、第４図に示すように引張り応力
を有する場合であっても、絶縁膜ｆｆ１ｇ１７は、Ａｎ
配線５に対して点線で示す部分において引張り力として
作用することになり、この引張り力がストレスマイグレ
ーションの原因となる。
（発明が解決しようとする問題点）
以上説明したように、Ａｌｌ配線５を被覆する絶縁保護
膜７に内在する応力は、ＡＱ配線５に対して引張り力と
して作用し、Ａ９配線５にストレスマイグレーションを
引き起こす。したがって、このストレスマイグレーショ
ンににす、ボイド（亀裂）９が、第５図（Ａ）及びその
ｖ−■断面図である第５図（Ｂ）に示す如く、ＡΩ配線
５に発生する。そして、このボイド９が成長すると、△
Ω配線５は断線に至り、Ａｎ配線５の開放不良を招くと
いう問題があった。
膜７に内在する応力は、ＡＱ配線５に対して引張り力と
して作用し、Ａ９配線５にストレスマイグレーションを
引き起こす。したがって、このストレスマイグレーショ
ンににす、ボイド（亀裂）９が、第５図（Ａ）及びその
ｖ−■断面図である第５図（Ｂ）に示す如く、ＡΩ配線
５に発生する。そして、このボイド９が成長すると、△
Ω配線５は断線に至り、Ａｎ配線５の開放不良を招くと
いう問題があった。
そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、電極配線に作用する引張り
力を緩和することにより、電極配線におけるボイドの発
生を抑制して、電極配線の信頼性を向上した半導体装置
を提供することにある。
、その目的とするところは、電極配線に作用する引張り
力を緩和することにより、電極配線におけるボイドの発
生を抑制して、電極配線の信頼性を向上した半導体装置
を提供することにある。
［発明の構成］
（問題点を解決するための手段）
上記目的を達成するために、この発明は、半導体基板上
に形成された電極配線の側部を被覆するように圧縮応力
を有する絶縁保護膜を形成し、前記電極配線の上部を被
覆するように引張り応力を有する絶縁膜護膜を形成した
ことを特徴とする。
に形成された電極配線の側部を被覆するように圧縮応力
を有する絶縁保護膜を形成し、前記電極配線の上部を被
覆するように引張り応力を有する絶縁膜護膜を形成した
ことを特徴とする。
（作用）
この発明の半導体装置にあっては、電極配線の側部を被
覆するように形成された圧縮応力を有する絶縁保護膜及
び、電極配線の上部を被覆するように形成された引張り
応力を有する絶縁保護膜は、電極配線に対して圧縮力と
して作用する。
覆するように形成された圧縮応力を有する絶縁保護膜及
び、電極配線の上部を被覆するように形成された引張り
応力を有する絶縁保護膜は、電極配線に対して圧縮力と
して作用する。
（実施例）
以下、図面を用いてこの発明の一実施例を説明する。
第１図はこの発明の一実施例に係る半導体装置の要部断
面図である。なお、第３図及び第４図と同符号のものは
同一機能を有するものであり、そ゛の説明は省略する。
面図である。なお、第３図及び第４図と同符号のものは
同一機能を有するものであり、そ゛の説明は省略する。
第１図において、半導体基板１上には絶縁１１３が形成
されており、この絶縁１１１３の上部にＡ９配線５が形
成されている。さらに、圧縮応力を有する第１のシリコ
ン酸化ｌ１１１１が、絶縁１１３の上部におけるＡΩ配
線５の間に、Ａ９配線５を被覆する絶縁保護膜として形
成されている。また、引張り応力を有する第２のシリコ
ン酸化膜１３が、Ａ１配線３の上部にＡｎ配線５を被覆
する絶縁保護膜として形成されている。
されており、この絶縁１１１３の上部にＡ９配線５が形
成されている。さらに、圧縮応力を有する第１のシリコ
ン酸化ｌ１１１１が、絶縁１１３の上部におけるＡΩ配
線５の間に、Ａ９配線５を被覆する絶縁保護膜として形
成されている。また、引張り応力を有する第２のシリコ
ン酸化膜１３が、Ａ１配線３の上部にＡｎ配線５を被覆
する絶縁保護膜として形成されている。
次に、このような構造の半導体装置の製造工程の一例を
、第２図（Ａ）〜第２図（Ｅ）を用いて説明する。
、第２図（Ａ）〜第２図（Ｅ）を用いて説明する。
まず、半導体基板１上に絶縁膜３を形成した後、絶縁膜
３上にＡ９配線５を形成する（第２図（Ａ））。
３上にＡ９配線５を形成する（第２図（Ａ））。
次に、圧縮応力を有する第１のシリコン酸化膜１１を、
プラズマＣＶＤ法あるいはスパッタ法によりＡΩ配線５
を被覆するように形成、し、形成後、第１シリコン酸化
ｌ！１１の上にフォトレジスト剤１５を塗布する（第２
図（Ｂ））。
プラズマＣＶＤ法あるいはスパッタ法によりＡΩ配線５
を被覆するように形成、し、形成後、第１シリコン酸化
ｌ！１１の上にフォトレジスト剤１５を塗布する（第２
図（Ｂ））。
フォトレジスト剤１５を塗布した後、Ａｌｌ配線５の上
部の７オトレジスト剤１５及び第１シリコン酸化膜１１
を、反応性イオンエツチング法によりエツチング処理し
て除去する（第２図（Ｃ））。
部の７オトレジスト剤１５及び第１シリコン酸化膜１１
を、反応性イオンエツチング法によりエツチング処理し
て除去する（第２図（Ｃ））。
次に、前記工程で除去されず残ったフォトレジスト剤１
５を除去する（第２図（Ｄ））。
５を除去する（第２図（Ｄ））。
フォトレジスト剤１５をすべて除去した後、引張り応力
を有する第２のシリコン酸化１１１３を、プラズマＣｖ
Ｄ法、低圧ＣＶＤ法あるいは常圧ＣＶＤ法により、ＡΩ
配線５の上に形成する（第２図（Ｅ））。
を有する第２のシリコン酸化１１１３を、プラズマＣｖ
Ｄ法、低圧ＣＶＤ法あるいは常圧ＣＶＤ法により、ＡΩ
配線５の上に形成する（第２図（Ｅ））。
このような製造工程により、第１図に示す如く、ＡＱ配
線５を被覆する絶縁保護膜として、圧縮応力を右する第
１のシリコン酸化膜１１をＡ９配線５の間に形成し、引
張り応力を有する第２のシリコン酸化１１１３をＡΩ配
線５の上部に形成すれば、ＡΩ配線５には圧縮力のみが
作用することになる。
線５を被覆する絶縁保護膜として、圧縮応力を右する第
１のシリコン酸化膜１１をＡ９配線５の間に形成し、引
張り応力を有する第２のシリコン酸化１１１３をＡΩ配
線５の上部に形成すれば、ＡΩ配線５には圧縮力のみが
作用することになる。
したがって、Ａρ配線５への引張り力を抑制することが
できる。
できる。
なお、この実施例にあっては、ＡＱ配Ｉ！！５の絶縁保
護膜として、シリコン酸化膜１１．１３を用いたが、こ
れに限定されるものではなく、圧縮応力及び引張り応力
を有する絶縁膜であればよい。
護膜として、シリコン酸化膜１１．１３を用いたが、こ
れに限定されるものではなく、圧縮応力及び引張り応力
を有する絶縁膜であればよい。
また、このような絶縁保護膜の配置構造は、Ａρの多層
配線においても適用することも可能であり、多層配線に
適用した場合には、上述した配置構造を得るための形成
工程は、積層されたへ〇配線の段差による断線を防止す
るための平坦化工程を含むために極めて好都合である。
配線においても適用することも可能であり、多層配線に
適用した場合には、上述した配置構造を得るための形成
工程は、積層されたへ〇配線の段差による断線を防止す
るための平坦化工程を含むために極めて好都合である。
［発明の効果］
以上説明したように、この発明によれば、圧縮応力を有
する絶縁保護膜を、電極配線の側部を被覆ツるように形
成し、引張り応力を有する絶縁保護膜を、電極配線の上
部を被覆するように形成したので、絶縁保護膜から電極
配線に作用する力は圧縮力となり、電極配線におけるボ
イドの発生を抑制することが可能となる。この結果、電
極配線の信頼性を向上した半導体装置を提供づることが
できる。
する絶縁保護膜を、電極配線の側部を被覆ツるように形
成し、引張り応力を有する絶縁保護膜を、電極配線の上
部を被覆するように形成したので、絶縁保護膜から電極
配線に作用する力は圧縮力となり、電極配線におけるボ
イドの発生を抑制することが可能となる。この結果、電
極配線の信頼性を向上した半導体装置を提供づることが
できる。
第１図はこの発明の一実施例に係る半導体装置の要部断
面図、第２図（Ａ）〜第２図（Ｅ）は第１図の製造工程
を示す断面図、第３図及び第４図は絶縁保護膜により被
覆された電極配線を有する従来の半導体装置の要部断面
図、第５図（Ａ）は電極配線におけるボイドを示す平面
図、第５図（Ｂ）は第５図（Ａ＞の断面図である。 （図面の主要な部分を表わす符号の説明）５・・・ＡΩ
配線
面図、第２図（Ａ）〜第２図（Ｅ）は第１図の製造工程
を示す断面図、第３図及び第４図は絶縁保護膜により被
覆された電極配線を有する従来の半導体装置の要部断面
図、第５図（Ａ）は電極配線におけるボイドを示す平面
図、第５図（Ｂ）は第５図（Ａ＞の断面図である。 （図面の主要な部分を表わす符号の説明）５・・・ＡΩ
配線
Claims (1)
- 半導体基板上に形成された電極配線の側部を被覆するよ
うに圧縮応力を有する絶縁保護膜を形成し、前記電極配
線の上部を被覆するように引張り応力を有する絶縁保護
膜を形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30892386A JPS63164344A (ja) | 1986-12-26 | 1986-12-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30892386A JPS63164344A (ja) | 1986-12-26 | 1986-12-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164344A true JPS63164344A (ja) | 1988-07-07 |
| JPH0332214B2 JPH0332214B2 (ja) | 1991-05-10 |
Family
ID=17986906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30892386A Granted JPS63164344A (ja) | 1986-12-26 | 1986-12-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63164344A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03133131A (ja) * | 1989-10-18 | 1991-06-06 | Mitsubishi Electric Corp | 半導体装置 |
| JPH04213829A (ja) * | 1990-02-02 | 1992-08-04 | Applied Materials Inc | 半導体ウエハの段状表面にボイドを含まない酸化物層を形成する二段階法 |
| US5442223A (en) * | 1990-10-17 | 1995-08-15 | Nippondenso Co., Ltd. | Semiconductor device with stress relief |
| JP2010511299A (ja) * | 2006-11-29 | 2010-04-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 二重ライナ・キャッピング層の相互接続構造の半導体デバイス及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57149752A (en) * | 1981-03-11 | 1982-09-16 | Mitsubishi Electric Corp | Structure of multilayer wiring |
-
1986
- 1986-12-26 JP JP30892386A patent/JPS63164344A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57149752A (en) * | 1981-03-11 | 1982-09-16 | Mitsubishi Electric Corp | Structure of multilayer wiring |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03133131A (ja) * | 1989-10-18 | 1991-06-06 | Mitsubishi Electric Corp | 半導体装置 |
| JPH04213829A (ja) * | 1990-02-02 | 1992-08-04 | Applied Materials Inc | 半導体ウエハの段状表面にボイドを含まない酸化物層を形成する二段階法 |
| US5442223A (en) * | 1990-10-17 | 1995-08-15 | Nippondenso Co., Ltd. | Semiconductor device with stress relief |
| JP2010511299A (ja) * | 2006-11-29 | 2010-04-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 二重ライナ・キャッピング層の相互接続構造の半導体デバイス及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0332214B2 (ja) | 1991-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| EP0039174B1 (en) | Gold metallisation in semiconductor devices | |
| JPS63155671A (ja) | 半導体装置の製造方法 | |
| KR970007114B1 (ko) | 반도체 소자 제조 방법 | |
| JPS63164344A (ja) | 半導体装置 | |
| JPH0237747A (ja) | 半導体装置の製造方法 | |
| JPH0586661B2 (ja) | ||
| KR100312377B1 (ko) | 반도체소자의보호막제조방법 | |
| JP2820281B2 (ja) | 半導体素子のＡ▲ｌ▼多層配線構造 | |
| JPH04196251A (ja) | 半導体装置 | |
| JPH06310597A (ja) | 半導体装置 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH0614523B2 (ja) | 半導体装置及びその製造方法 | |
| JP2998719B2 (ja) | 半導体装置 | |
| JPH0383341A (ja) | 半導体装置の製造方法 | |
| JPH0245934A (ja) | 半導体装置の製造方法 | |
| JPH0574219B2 (ja) | ||
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH0669038B2 (ja) | 半導体装置の製造方法 | |
| JPH0531301B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |