JPH0383360A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0383360A JPH0383360A JP21925789A JP21925789A JPH0383360A JP H0383360 A JPH0383360 A JP H0383360A JP 21925789 A JP21925789 A JP 21925789A JP 21925789 A JP21925789 A JP 21925789A JP H0383360 A JPH0383360 A JP H0383360A
- Authority
- JP
- Japan
- Prior art keywords
- film
- circuit
- oxide film
- polycrystalline silicon
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 32
- 230000001681 protective effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置に関し、特に、回路定数の調整や
回路機能の選択を行うための切り換え回路を備えた半導
体装置に関する。
回路機能の選択を行うための切り換え回路を備えた半導
体装置に関する。
［従来の技術］
半導体装置が完成した後に回路定数の調整や回路機能の
選択を行うために、切り換え回路を使用することがある
。第３図は、この種用途に用いられる切り換え回路を示
す断面図である。同図に示すように、半導体基板１２上
には、絶縁膜１１を介して多結晶シリコン膜１０が形成
されており、該多結晶シリコン膜１０の両端には層間絶
縁膜８に形成されたコンタクト孔を介してアルミニウム
配線層６が接触している。そして、層間絶縁膜９゜およ
びアルミニウム配線層６の表面は表面保護膜９により被
膜されている。
選択を行うために、切り換え回路を使用することがある
。第３図は、この種用途に用いられる切り換え回路を示
す断面図である。同図に示すように、半導体基板１２上
には、絶縁膜１１を介して多結晶シリコン膜１０が形成
されており、該多結晶シリコン膜１０の両端には層間絶
縁膜８に形成されたコンタクト孔を介してアルミニウム
配線層６が接触している。そして、層間絶縁膜９゜およ
びアルミニウム配線層６の表面は表面保護膜９により被
膜されている。
回路側の要請により、この多結晶シリコン腹を切断すべ
きであると決定された場合には、多結晶シリコン膜に高
電圧を印加して溶断するかまたはレーザー光を照射して
破壊する。そうでない場合には、多結晶シリコン膜は導
体としてそのままに残しておく。
きであると決定された場合には、多結晶シリコン膜に高
電圧を印加して溶断するかまたはレーザー光を照射して
破壊する。そうでない場合には、多結晶シリコン膜は導
体としてそのままに残しておく。
［発明が解決しようとする課題］
上述した従来の多結晶シリコン膜を用いた切り換え回路
においては、多結晶シリコン膜が表面保！ＩＭ！Ａに覆
われていると、高電圧印加またはレーザー光照射による
切断が不完全になり易いので、通常、切断を完全にする
為に、表面保護膜は除去されている。したがって、この
種の切り換え回路を有する半導体装置は、表面保護膜が
除去しである部分において耐湿性、耐汚染性等に劣り、
信頼性に乏しいものとなる。
においては、多結晶シリコン膜が表面保！ＩＭ！Ａに覆
われていると、高電圧印加またはレーザー光照射による
切断が不完全になり易いので、通常、切断を完全にする
為に、表面保護膜は除去されている。したがって、この
種の切り換え回路を有する半導体装置は、表面保護膜が
除去しである部分において耐湿性、耐汚染性等に劣り、
信頼性に乏しいものとなる。
また、従来の切り換え回路では、半導体装置をパッケー
ジ内に実装した後においては回路の切り換えが不可能と
なるので、精確な調整、適確な回路選択が困難であった
。
ジ内に実装した後においては回路の切り換えが不可能と
なるので、精確な調整、適確な回路選択が困難であった
。
［課題を解決するための手段］
本発明の半導体装置の切り換え回路は、薄い酸化膜とこ
れを挟んで配置された低抵抗の拡散層および多結晶シリ
コン膜によって構成される。この状態では回路は“開”
の状態にあるが、これを“閉”とするには、拡散層、多
結晶シリコン膜間に高電圧を印加して薄い酸化膜を破壊
する。
れを挟んで配置された低抵抗の拡散層および多結晶シリ
コン膜によって構成される。この状態では回路は“開”
の状態にあるが、これを“閉”とするには、拡散層、多
結晶シリコン膜間に高電圧を印加して薄い酸化膜を破壊
する。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例を示す断面図であり、第２
図は、その等価回路図である。第１図に示すように、半
導体基板１２の表面領域内には２つの低抵抗拡散層７と
その間に挟まれた高抵抗拡散層５とが形成されている。
図は、その等価回路図である。第１図に示すように、半
導体基板１２の表面領域内には２つの低抵抗拡散層７と
その間に挟まれた高抵抗拡散層５とが形成されている。
半導体基板表面は、切り換え回路部分でその膜厚が薄い
（例えば、２００人）切り換え用酸化膜４となされた絶
縁ｇ１１１で覆われており、切り換え用酸化Ｍ、４上に
は多結晶シリコン［１０が形成されている。その上は層
間絶縁［８で覆われており、そして低抵抗拡散層７およ
び多結晶シリコン１Ｂ１１０には、それぞれ層間絶縁ｗ
Ａ８および絶縁膜１１に形成されたコンタクト孔を介し
てアルミニウム配線層からなるＨＶ端子１、ＧＮＤ端子
２およびスイッチ端子３が接続されている。また、層間
絶縁膜８および各端子上には表面保護膜９が形成されて
いる。
（例えば、２００人）切り換え用酸化膜４となされた絶
縁ｇ１１１で覆われており、切り換え用酸化Ｍ、４上に
は多結晶シリコン［１０が形成されている。その上は層
間絶縁［８で覆われており、そして低抵抗拡散層７およ
び多結晶シリコン１Ｂ１１０には、それぞれ層間絶縁ｗ
Ａ８および絶縁膜１１に形成されたコンタクト孔を介し
てアルミニウム配線層からなるＨＶ端子１、ＧＮＤ端子
２およびスイッチ端子３が接続されている。また、層間
絶縁膜８および各端子上には表面保護膜９が形成されて
いる。
この半導体装置において、ＨＶ端子１は、通常状態では
５Ｖが、切り換え用酸化膜４を破壊する場合には高電圧
（２５Ｖ）が印加される端子であり、スイッチ端子３は
、この切り換え回路の出力を必要とする回路に接続され
る端子である。スイッチ端子３に“Ｈｉｇｈ”レベルの
出力が求められた場合には、ＨＶ端子１に高電圧を印加
して切り換え用酸化膜４を破壊すれば、ＨＶ端子の印加
電圧を定常時の５Ｖにもどしたときに、スイッチ端子３
には５Ｖに近い電圧が現われる。スイッチ端子３に“Ｌ
ｏｗ”レベルの出力が求められた場合には、ＨＶ端子に
は高電圧は印加されない、その場合には、半導体装置は
第１図、第２図に図示したままの状態で使用される。
５Ｖが、切り換え用酸化膜４を破壊する場合には高電圧
（２５Ｖ）が印加される端子であり、スイッチ端子３は
、この切り換え回路の出力を必要とする回路に接続され
る端子である。スイッチ端子３に“Ｈｉｇｈ”レベルの
出力が求められた場合には、ＨＶ端子１に高電圧を印加
して切り換え用酸化膜４を破壊すれば、ＨＶ端子の印加
電圧を定常時の５Ｖにもどしたときに、スイッチ端子３
には５Ｖに近い電圧が現われる。スイッチ端子３に“Ｌ
ｏｗ”レベルの出力が求められた場合には、ＨＶ端子に
は高電圧は印加されない、その場合には、半導体装置は
第１図、第２図に図示したままの状態で使用される。
［発明の効果］
以上説明したように、本発明による半導体装置の切り換
え回路は、高電圧印加による切り換え用シリコン酸化膜
の短絡を利用して回路を接、断するものであるので、本
発明によれば、切り換え回路の全面を完全に表面保護膜
で覆うことができ、耐湿性等の信頼性を向上させること
ができる。
え回路は、高電圧印加による切り換え用シリコン酸化膜
の短絡を利用して回路を接、断するものであるので、本
発明によれば、切り換え回路の全面を完全に表面保護膜
で覆うことができ、耐湿性等の信頼性を向上させること
ができる。
また、従来の多結晶シリコン膜を用いた切り換え回路が
パッケージに組み立てる前でなければ切り換えができな
いのに対して、本発明の切り換え回路は、パッケージに
組み立てた後であっても切り換えが可能であるので、よ
り正確な切り換えが可能となる。
パッケージに組み立てる前でなければ切り換えができな
いのに対して、本発明の切り換え回路は、パッケージに
組み立てた後であっても切り換えが可能であるので、よ
り正確な切り換えが可能となる。
第１図は、本発明の一実施例を示す断面図、第２図は、
その等価回路図、第３図は、従来例を示す断面図である
。 １・・・ＨＶ端子、 ２・・・ＧＮＤ端子、 ３・
・・スイッチ端子、 ４・・・切り換え用酸化膜、５
・・・高抵抗拡散層、 ６・・・アルミニウム配線層、
７・・・低抵抗拡散層、 ８・・・層間絶縁膜、９・
・・表面保護膜、 １０・・・多結晶シリコン膜、１
１・・・酸化膜、 １２・・・半導体基板。
その等価回路図、第３図は、従来例を示す断面図である
。 １・・・ＨＶ端子、 ２・・・ＧＮＤ端子、 ３・
・・スイッチ端子、 ４・・・切り換え用酸化膜、５
・・・高抵抗拡散層、 ６・・・アルミニウム配線層、
７・・・低抵抗拡散層、 ８・・・層間絶縁膜、９・
・・表面保護膜、 １０・・・多結晶シリコン膜、１
１・・・酸化膜、 １２・・・半導体基板。
Claims (1)
- 第１導電型半導体基板の表面領域内に形成された第２
導電型の拡散層と、該第２導電型の拡散層上に形成され
た薄い酸化膜と、該薄い酸化膜上に形成された多結晶シ
リコン膜と、該多結晶シリコン膜上を含む半導体基板上
を覆う層間絶縁膜と、該層間絶縁膜に形成されたコンタ
クト孔を介して前記第２導電型の拡散層と接触する第１
の金属配線層と、前記層間絶縁膜に形成されたコンタク
ト孔を介して前記多結晶シリコン膜と接触する第２の金
属配線層とを有する切り換え回路を備えた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21925789A JPH0383360A (ja) | 1989-08-26 | 1989-08-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21925789A JPH0383360A (ja) | 1989-08-26 | 1989-08-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0383360A true JPH0383360A (ja) | 1991-04-09 |
Family
ID=16732686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21925789A Pending JPH0383360A (ja) | 1989-08-26 | 1989-08-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0383360A (ja) |
-
1989
- 1989-08-26 JP JP21925789A patent/JPH0383360A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| JP3095811B2 (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| US5065221A (en) | Trimming resistor element for microelectronic circuit | |
| JP2535084B2 (ja) | 半導体装置の製造方法 | |
| US4960729A (en) | Integrated circuits and a method for manufacture thereof | |
| JPH0439232B2 (ja) | ||
| KR0159450B1 (ko) | 앤티퓨즈소자 | |
| TW278229B (en) | Fuse structure for an integrated circuit device and method for manufacturing a fuse structure | |
| US7166499B2 (en) | Method of fabricating a thin film transistor for an array panel | |
| JPH0383361A (ja) | 半導体装置 | |
| JPS63307758A (ja) | 集積回路装置 | |
| JPH0541481A (ja) | 半導体集積回路 | |
| JPH0383360A (ja) | 半導体装置 | |
| JPH0722508A (ja) | 半導体集積回路装置 | |
| US6440781B1 (en) | Method of adding bias-independent aluminum bridged anti-fuses to a tungsten plug process | |
| US5281553A (en) | Method for controlling the state of conduction of an MOS transistor of an integrated circuit | |
| JPH0821635B2 (ja) | Ｍｏｓトランジスタの導通状態の制御方法と、該方法を実施して得られる集積回路 | |
| JPH0760853B2 (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| JP3353748B2 (ja) | 半導体装置およびその製造方法 | |
| JPS633432A (ja) | 半導体装置 | |
| JPH079942B2 (ja) | 集積回路の基板のドーピングされた領域に導体をレーザによって接続する方法と、該方法を実施して得られる集積回路 | |
| JPH0233949A (ja) | 半導体ヒューズ素子 | |
| JPH07153910A (ja) | 半導体基板上の絶縁構造 | |
| JP3012011B2 (ja) | 半導体装置の製造方法 | |
| JPS6348838A (ja) | 半導体装置の製造方法 |