JPS63307758A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS63307758A JPS63307758A JP14461287A JP14461287A JPS63307758A JP S63307758 A JPS63307758 A JP S63307758A JP 14461287 A JP14461287 A JP 14461287A JP 14461287 A JP14461287 A JP 14461287A JP S63307758 A JPS63307758 A JP S63307758A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- film
- integrated circuit
- cavity
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000007575 Calluna vulgaris Nutrition 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 240000002804 Calluna vulgaris Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路装置に関し、特に多結晶７リコンから
なるヒユーズを有する集積回路装置に関する。
なるヒユーズを有する集積回路装置に関する。
従来、多結晶シリコンからなるヒユーズ（以下単にヒー
スと称す）を有する集積回路装置においては、ヒユーズ
は、拡散領域または、多結晶シリコン等で形成した抵抗
の微調整の手段として多く使用されており、抵抗値の違
う何種類かの抵抗に各々並列にヒユーズを接続し、順次
このヒユーズを切断することで微調整が行なわれる。
スと称す）を有する集積回路装置においては、ヒユーズ
は、拡散領域または、多結晶シリコン等で形成した抵抗
の微調整の手段として多く使用されており、抵抗値の違
う何種類かの抵抗に各々並列にヒユーズを接続し、順次
このヒユーズを切断することで微調整が行なわれる。
このヒースの切断は、ヒユーズの両端に電圧を印加して
切断するか、或はレーザーにて切断する方法が用いられ
ている。
切断するか、或はレーザーにて切断する方法が用いられ
ている。
第３図は一般に使用されている集積回路のヒユーズの切
断部近傍の断面図を示している。また第４図（ａｌはヒ
ユーズの切断金谷易にするためヒユーズの上面及び側面
の保護膜であるリンガラス膜４及びＳ ｉ ３ Ｎ４膜
１１を除去した構造の断面図である。
断部近傍の断面図を示している。また第４図（ａｌはヒ
ユーズの切断金谷易にするためヒユーズの上面及び側面
の保護膜であるリンガラス膜４及びＳ ｉ ３ Ｎ４膜
１１を除去した構造の断面図である。
この場合、ヒユーズ３を切断したのちは第４図（ｂｌに
示すように、耐湿性向上のため切断部を含む全面に保護
膜としてＳ＋３Ｎ４膜１３等が被服される。
示すように、耐湿性向上のため切断部を含む全面に保護
膜としてＳ＋３Ｎ４膜１３等が被服される。
しかしながら、第３図に示したような構造のヒユーズに
電圧を印加して切断する場合は、切断されたヒユーズの
多結晶シリコンが切断箇所に散乱して再付着するため、
高抵抗で接続しｒ２）、集積回路装置の動作中における
、熱或は電界等のストレスなどにより再接続する場合が
あり信頓性上問題があった。
電圧を印加して切断する場合は、切断されたヒユーズの
多結晶シリコンが切断箇所に散乱して再付着するため、
高抵抗で接続しｒ２）、集積回路装置の動作中における
、熱或は電界等のストレスなどにより再接続する場合が
あり信頓性上問題があった。
また第４図（ａｌに示したように、ヒユーズ上に穴を明
ける構造の場合は、前述のような問題は生じないが、切
断した箇所には保護膜がないため湿気等の侵入により再
接続されることがある。この対策としては、耐湿性の良
いケースを使用して湿気の侵入を防ぐか、或は第４図（
ｂｌのようにヒユーズを切断した後、再び保護膜を被服
することで対処可能でちる。しかし前者は耐湿性の良い
ケースを使用するため高価なものになり、後者は一度ワ
エバーテスターにて切断した後、保護膜を被服するため
、製造工程が複雑になる他、保護膜を被膜することで調
整した抵抗値が変化することがあるなどの欠点がある。
ける構造の場合は、前述のような問題は生じないが、切
断した箇所には保護膜がないため湿気等の侵入により再
接続されることがある。この対策としては、耐湿性の良
いケースを使用して湿気の侵入を防ぐか、或は第４図（
ｂｌのようにヒユーズを切断した後、再び保護膜を被服
することで対処可能でちる。しかし前者は耐湿性の良い
ケースを使用するため高価なものになり、後者は一度ワ
エバーテスターにて切断した後、保護膜を被服するため
、製造工程が複雑になる他、保護膜を被膜することで調
整した抵抗値が変化することがあるなどの欠点がある。
一方第３図に示した構造のヒユーズをレーザーにて切断
する場合は、とニーズと同時にその上におる保護膜にも
穴があけられるため、再付着による問題は生じないが、
湿気等に対しては第４図（ａ）に示したものと同様の問
題がある。
する場合は、とニーズと同時にその上におる保護膜にも
穴があけられるため、再付着による問題は生じないが、
湿気等に対しては第４図（ａ）に示したものと同様の問
題がある。
本発明の目的は、多結晶シリコンからなるヒエーズ企切
断した場合、散乱した多結晶シリコンにより再接続する
ことがなく、シかも耐湿性の良好な集積回路装置を提供
することにある。
断した場合、散乱した多結晶シリコンにより再接続する
ことがなく、シかも耐湿性の良好な集積回路装置を提供
することにある。
本発明の集積回路装置は、半導体基板上に絶縁＠を介し
て形成された多結晶クリコ／からなるヒユーズを有する
集積回路であって、前記ヒユーズの切断領域部の上部近
傍に空洞部を設けたものである。
て形成された多結晶クリコ／からなるヒユーズを有する
集積回路であって、前記ヒユーズの切断領域部の上部近
傍に空洞部を設けたものである。
次に、不発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（Ｃ）は本発明の一実施例の平面図、Ａ
−Ａ’ 線断面図及びＢ−Ｂ’線断面図であり、平面図
は特にヒユーズのみを示している。
−Ａ’ 線断面図及びＢ−Ｂ’線断面図であり、平面図
は特にヒユーズのみを示している。
第１図（ａ）〜（Ｃ１において、シリコン基板１上ｖｃ
は、５ｉ０２膜２を介して多結晶シリコンからなるヒユ
ーズ３が形成されており、その周辺にはリンガラス膜４
ｇ ８１３ Ｎ４膜８．１１が形成されているが、特
にヒユーズ３の切断領域部の上部近傍には空洞部１２が
設けられている。
は、５ｉ０２膜２を介して多結晶シリコンからなるヒユ
ーズ３が形成されており、その周辺にはリンガラス膜４
ｇ ８１３ Ｎ４膜８．１１が形成されているが、特
にヒユーズ３の切断領域部の上部近傍には空洞部１２が
設けられている。
次に本実施例の製造方法について第２図を併用して説明
する。
する。
まず第２図（ａｌに示すように、８ｉ０ｚ膜２の形成さ
れたシリコン基板１上に多結晶シリコン膜を形成し、バ
ターニングしてヒユーズ３を形成する。次で全面にリン
ガラス膜を形成する。
れたシリコン基板１上に多結晶シリコン膜を形成し、バ
ターニングしてヒユーズ３を形成する。次で全面にリン
ガラス膜を形成する。
次に第２図（ｂｌに示すように、レジスト膜５をマスク
にしてヒユーズ３の切断領域部近傍のリンガラス膜４を
エラテンブレ除去する。
にしてヒユーズ３の切断領域部近傍のリンガラス膜４を
エラテンブレ除去する。
次に第２図（Ｃ）に示すように、レジスト＠５を除去し
た部分を含む全面にアルミニワム膜６ｆｔ形成する０ 次に第２図（ｄ）に示すように、レジスト膜７をマスク
にして、アルミニツム膜６の不要な領域を除去する。
た部分を含む全面にアルミニワム膜６ｆｔ形成する０ 次に第２図（ｄ）に示すように、レジスト膜７をマスク
にして、アルミニツム膜６の不要な領域を除去する。
次に第２図（ｅｌに示すように、レジスト膜７を除去し
た後、８ｉ１Ｎ４膜８を形成し、さらにレジスト膜９を
マスクにしてアルミニツム膜６上のＳ ｉ ｓ Ｎ４膜
８の一部を除去し開孔部１４を形成する。
た後、８ｉ１Ｎ４膜８を形成し、さらにレジスト膜９を
マスクにしてアルミニツム膜６上のＳ ｉ ｓ Ｎ４膜
８の一部を除去し開孔部１４を形成する。
次に第２図げ）に示すように、レジスト膜９を除去した
のち、新たに形成したレジスト膜１０をマスクにしてア
ルミニツム膜６をドライまたはシェツトエツチング法に
より除去する。
のち、新たに形成したレジスト膜１０をマスクにしてア
ルミニツム膜６をドライまたはシェツトエツチング法に
より除去する。
次に全面に保護膜として８ｉ１Ｎ４膜１１を形成するこ
とにより、第１図（ｂｌに示したように、ヒユーズ３の
切断領域部近傍に空洞部１２を有する集積回路装置が完
成する。
とにより、第１図（ｂｌに示したように、ヒユーズ３の
切断領域部近傍に空洞部１２を有する集積回路装置が完
成する。
以上説明した構造のヒユーズは、従来の集積回路の製造
工程に第２図（ｆｌの工程を追加するだけで実現できる
。
工程に第２図（ｆｌの工程を追加するだけで実現できる
。
例えばＭＯ８型集積回路装置の場合第２図（ａ）に示し
たヒユーズ３は多結晶シリコンからなるゲート電極の形
成工程で、第２図（ｂ）に示したリンガラス層４の除去
は、拡散層との接続を得るための工程で、第２図（Ｃ）
及び（ｄ）に示したアルミニクム膜６の形成とエツチン
グはアルミニクム配線工程で、また第２図＜６）〜（ｆ
）に示した工程は、保護膜形成工程でそれぞれ同時に行
なえる。
たヒユーズ３は多結晶シリコンからなるゲート電極の形
成工程で、第２図（ｂ）に示したリンガラス層４の除去
は、拡散層との接続を得るための工程で、第２図（Ｃ）
及び（ｄ）に示したアルミニクム膜６の形成とエツチン
グはアルミニクム配線工程で、また第２図＜６）〜（ｆ
）に示した工程は、保護膜形成工程でそれぞれ同時に行
なえる。
このように構成された本実施例においては、ヒユーズ切
断領域部の上部近傍に空洞部１２が形成されているため
、ヒユーズを切断した場合でも、ヒ為−ズを構成する多
精晶シリコンは広い空洞部に散乱するためヒユーズが再
接続されることはない。更に、空洞部はＳｉ３Ｎ４膜１
１で密封され勉るため、耐湿性も向上したものとなる。
断領域部の上部近傍に空洞部１２が形成されているため
、ヒユーズを切断した場合でも、ヒ為−ズを構成する多
精晶シリコンは広い空洞部に散乱するためヒユーズが再
接続されることはない。更に、空洞部はＳｉ３Ｎ４膜１
１で密封され勉るため、耐湿性も向上したものとなる。
尚、本発明は多層配線構造の集積回路装置にも適用でき
る。例えばアルミニクムの２層配線構造の場合は第２図
（ｆ）に示した工程の後にレジスト膜１０を除去し第２
のアルミニワム膜１４を形成すればよく、この状態を第
２図（ｇ）に示す。
る。例えばアルミニクムの２層配線構造の場合は第２図
（ｆ）に示した工程の後にレジスト膜１０を除去し第２
のアルミニワム膜１４を形成すればよく、この状態を第
２図（ｇ）に示す。
以上説明したように本発明は、集積回路装置に形成した
多結晶シリコンからなるヒーズの切断領域部の上部近傍
に空洞部を設けることにより、ヒユーズ切断時に多結晶
シリコンが散乱して再付着しても、散乱する領域が広い
ためヒユーズが再接続するのを防止できる効果がある。
多結晶シリコンからなるヒーズの切断領域部の上部近傍
に空洞部を設けることにより、ヒユーズ切断時に多結晶
シリコンが散乱して再付着しても、散乱する領域が広い
ためヒユーズが再接続するのを防止できる効果がある。
また、空洞部を絶縁膜で密封することにより耐湿性も向
上するため安価な樹脂ケースを使用することもできる。
上するため安価な樹脂ケースを使用することもできる。
第１図（ａ）〜（Ｃ１は本発明の一実施例の上面図、Ａ
ＡＦ線断面図及びＢ−Ｂ’線断面図、第２図（ａｌ〜（
ｇ）は本発明の一実施例の製造方法を説明するための工
程順に示した半導体チップの断面図、第３図及び第４図
（ａｌ 、 （ｂｌは従来の集積回路装置の断面図であ
る。 １・・・・・・シリコン基板、２・・・・・・５ｉ０１
膜、３・・・・・・ヒユーズ、４・・・・・・リンガラ
ス膜、５・・・・・・レジスト膜、６・・・・・・アル
ミニワム膜、７・・・・・・レジスト膜、８・・・・・
・８ｉ３Ｎ４膜、９．１０・・・・・・レジスト膜、１
１・・・・・・Ｓｉ３Ｎ４膜５１２・・・・・・空洞部
、１３・・・・・・Ｓｔ、Ｎ４膜、１４・・・・・・ｔ
ＩＪ′ｌ托部。 男ｊ図
ＡＦ線断面図及びＢ−Ｂ’線断面図、第２図（ａｌ〜（
ｇ）は本発明の一実施例の製造方法を説明するための工
程順に示した半導体チップの断面図、第３図及び第４図
（ａｌ 、 （ｂｌは従来の集積回路装置の断面図であ
る。 １・・・・・・シリコン基板、２・・・・・・５ｉ０１
膜、３・・・・・・ヒユーズ、４・・・・・・リンガラ
ス膜、５・・・・・・レジスト膜、６・・・・・・アル
ミニワム膜、７・・・・・・レジスト膜、８・・・・・
・８ｉ３Ｎ４膜、９．１０・・・・・・レジスト膜、１
１・・・・・・Ｓｉ３Ｎ４膜５１２・・・・・・空洞部
、１３・・・・・・Ｓｔ、Ｎ４膜、１４・・・・・・ｔ
ＩＪ′ｌ托部。 男ｊ図
Claims (2)
- （１）半導体基板上に絶縁膜を介して形成された多結晶
シリコンからなるヒューズを有する集積回路装置におい
て、前記ヒューズの切断領域部の上部近傍に空洞部を設
けたことを特徴とする集積回路装置。 - （２）前記空洞部が絶縁層で密封されていることを特徴
とする特許請求範囲（１）項記載の集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14461287A JPS63307758A (ja) | 1987-06-09 | 1987-06-09 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14461287A JPS63307758A (ja) | 1987-06-09 | 1987-06-09 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63307758A true JPS63307758A (ja) | 1988-12-15 |
Family
ID=15366076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14461287A Pending JPS63307758A (ja) | 1987-06-09 | 1987-06-09 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63307758A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0783182A3 (de) * | 1996-01-08 | 1998-01-21 | Siemens Aktiengesellschaft | Schmelzsicherung in einer integrierten Halbleiterschaltung |
| WO2001018863A1 (en) * | 1999-09-09 | 2001-03-15 | Infineon Technologies North America Corp. | Method for manufacturing fusible links in a semiconductor device |
| US6268638B1 (en) | 1999-02-26 | 2001-07-31 | International Business Machines Corporation | Metal wire fuse structure with cavity |
| US6524941B2 (en) | 1998-06-08 | 2003-02-25 | International Business Machines Corporation | Sub-minimum wiring structure |
| WO2007017672A1 (en) * | 2005-08-05 | 2007-02-15 | Cavendish Kinetics Ltd | Method of integrating an element |
| JP2008258536A (ja) * | 2007-04-09 | 2008-10-23 | Denso Corp | 半導体ヒューズ装置およびその製造方法 |
| US7615395B2 (en) | 2003-12-24 | 2009-11-10 | Cavendish Kinetics Limited | Method for containing a device and a corresponding device |
| US7989262B2 (en) | 2008-02-22 | 2011-08-02 | Cavendish Kinetics, Ltd. | Method of sealing a cavity |
| US7993950B2 (en) | 2008-04-30 | 2011-08-09 | Cavendish Kinetics, Ltd. | System and method of encapsulation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134437A (ja) * | 1983-12-23 | 1985-07-17 | Nippon Telegr & Teleph Corp <Ntt> | ヒユ−ズ装置およびその製造方法 |
-
1987
- 1987-06-09 JP JP14461287A patent/JPS63307758A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134437A (ja) * | 1983-12-23 | 1985-07-17 | Nippon Telegr & Teleph Corp <Ntt> | ヒユ−ズ装置およびその製造方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303980B1 (en) | 1996-01-08 | 2001-10-16 | Infineon Technologies Ag | Fusible link in an integrated semiconductor circuit and a memory cell of a semiconductor component |
| US6080649A (en) * | 1996-01-08 | 2000-06-27 | Siemens Aktiengesellschaft | Fusible link in an integrated semiconductor circuit and process for producing the fusible link |
| EP0783182A3 (de) * | 1996-01-08 | 1998-01-21 | Siemens Aktiengesellschaft | Schmelzsicherung in einer integrierten Halbleiterschaltung |
| US6524941B2 (en) | 1998-06-08 | 2003-02-25 | International Business Machines Corporation | Sub-minimum wiring structure |
| KR100385799B1 (ko) * | 1999-02-26 | 2003-06-02 | 인터내셔널 비지네스 머신즈 코포레이션 | 집적회로 및 디램 집적회로와 집적회로 퓨즈 구조물제조방법 |
| EP1032040A3 (en) * | 1999-02-26 | 2001-11-21 | International Business Machines Corporation | Metal wire fuse structure with cavity |
| US6268638B1 (en) | 1999-02-26 | 2001-07-31 | International Business Machines Corporation | Metal wire fuse structure with cavity |
| US6566238B2 (en) | 1999-02-26 | 2003-05-20 | Infineon Technologies Ag | Metal wire fuse structure with cavity |
| WO2001018863A1 (en) * | 1999-09-09 | 2001-03-15 | Infineon Technologies North America Corp. | Method for manufacturing fusible links in a semiconductor device |
| US7615395B2 (en) | 2003-12-24 | 2009-11-10 | Cavendish Kinetics Limited | Method for containing a device and a corresponding device |
| USRE44246E1 (en) | 2003-12-24 | 2013-05-28 | Cavendish Kinetics Limited | Method for containing a device and a corresponding device |
| WO2007017672A1 (en) * | 2005-08-05 | 2007-02-15 | Cavendish Kinetics Ltd | Method of integrating an element |
| JP2008258536A (ja) * | 2007-04-09 | 2008-10-23 | Denso Corp | 半導体ヒューズ装置およびその製造方法 |
| US7989262B2 (en) | 2008-02-22 | 2011-08-02 | Cavendish Kinetics, Ltd. | Method of sealing a cavity |
| US8395249B2 (en) | 2008-02-22 | 2013-03-12 | Cavendish Kinetics, Ltd. | Sealed cavity |
| US7993950B2 (en) | 2008-04-30 | 2011-08-09 | Cavendish Kinetics, Ltd. | System and method of encapsulation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| US5041897A (en) | Semiconductor device | |
| JP2948018B2 (ja) | 半導体装置およびその製造方法 | |
| US6204549B1 (en) | Overvoltage protection device | |
| JPS633436A (ja) | 半導体装置の製造方法 | |
| JPS63244644A (ja) | 半導体装置 | |
| JPH02164039A (ja) | 半導体装置の製造方法 | |
| JPH0332214B2 (ja) | ||
| JPS63275142A (ja) | 半導体装置の製造方法 | |
| JPH0479333A (ja) | 半導体集積回路 | |
| JPS62247549A (ja) | 半導体装置の製造方法 | |
| JPH0680733B2 (ja) | 半導体装置の配線接続部 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPS6194346A (ja) | 半導体装置の製造方法 | |
| JPS63260053A (ja) | 半導体装置の製造方法 | |
| JPS5882534A (ja) | 半導体装置 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH01222461A (ja) | 半導体装置の製造方法 | |
| JPH01312854A (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS62181442A (ja) | 半導体装置 | |
| JPH03136331A (ja) | 半導体装置 | |
| JPS5963724A (ja) | 集積回路の製造方法 | |
| JPS6136949A (ja) | 多層配線方法 | |
| JPS6197852A (ja) | 半導体素子 |