JPS6173371A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術さらには半導体集積回路に適用
して特に有効な技術に関するもので、例えば半導体集積
回路におけるバイポーラトランジスタの形成に利用して
有効な技術に関する。

［背景技術］ バイポーラ集積回路において、半導体基板の一主面上に
形成される一般的な縦型トランジスタの構造にあっては
、ベース電極の取り出しのため、トランジスタの特性を
直接決定するエミッタ領域下の真性ベース領域の外側に
、大きな外部ベース領域が形成されていた。そのため、
この外部ベース領域とコレクタ領域との間の接合容量が
大きくなり、これによってトランジスタの動作速度が遅
くされるという欠点があった。

そこで、第１８図に示すように、ＳＳＴ　（スーパー・
セルフアライメント・トランジスタ）と呼ばれる高性能
のトランジスタを形成する技術が提案されている。この
ＳＳＴ技術は、先ずベース引出し用のポリシリコン（多
結晶シリコン）電極１４ａを形成し、このポリシリコン
電極１４ａからの不純物拡散によって外部ベース領域１
３ａを形成することにより、外部ベース領域１３ａの面
積を減少させて接合容量を減らすとともに、外部ベース
領域１３ａと真性ベース領域１３ｂとをそれぞれ別々の
工程で最適の濃度に設定して形成する。

また、ベース引出し用ポリシリコン電極１４ａの表面と
この電極に形成した窓の内側の基板表面を酸化して酸化
膜を形成し、その選択比の違いを利用して基板表面の酸
化膜のみ完全に除去した後。

真性ベース領域１３ｂをイオン打込みで形成してからエ
ミッタ電極となるポリシリコン層１８をデポジションす
る。そして、このポリシリコン層１８からの不純物拡散
によりエミッタ領域となるＮ型拡散Ｍ１９を形成するこ
とにより、ベース領域とエミッタ領域とを自己整合的に
形成している。

これによって、エミッタ形成用のマスクが不用となり、
そのマスクの合せ余裕の分だけ素子寸法を小さくして、
ＬＳＩの集積度およびトランジスタの動作速度を向上さ
せることができる。

なお、ＳＳＴ構造のトランジスタに関する特許出願とし
ては、例えば特公昭５５−２６６３０号公報、特開昭５
５−１８０９６号公報等がある。

しかしながら、上記のような従来のＳＳＴ構造のトラン
ジスタに関する提案技術では、専らベース領域とエミッ
タ領域の部分の構造および形成方法についてのみ言及さ
れている・にすぎない。

実際のプロセスでは、上記構造のベースおよびエミッタ
領域は、第１８図に鎖線１１で示すごとくその周囲に形
成された厚いフィールド酸化膜あるいはＰＮ接合分離の
ための拡散領域のような分離領域で囲まれた半導体層内
に形成され、同一半導体基板上に形成された他の素子と
の分離が行なわれる。なお、コレクタ引上げ口となる半
導体領域と上記ベース領域１３ａとの間も分離されるこ
とが多い。

しかも、上記分離領域の形成は、一般にベース。

エミッタ領域の形成前に行なわれる。従って、上記先願
に係る技術では、ベース領域とエミッタ領域とは自己整
合的に形成されるが、これらの半導体領域を他の素子領
域から分離するための分離領域とベース、エミッタ領域
とは別々のマスクで形成される。つまり、自己整合的で
ない。

そのため、素子領域形成のためのマイクと、ベース、エ
ミッタ領域（具体的にはポリシリコン層１４ａに開ける
窓）の形成のためのマスクとの合せ余裕が必要となり、
その分だけ素子寸法が不要に大きくなっていることが本
発明者らによって明らかにされた。

［発明の目的］ この発明の目的は、いわゆるＳＳＴ構造のバイポーラト
ランジスタの素子寸法をより小さくすることができるよ
うな半導体製造技術を提供することにある。

この発明の他の目的は、高性能のバイポーラトランジス
タの構造を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要コ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、半導体基板主面のベース領域およびエミッタ
領域が形成される素子領域となる部分の表面上に、絶縁
膜を介して周縁部とその内側の部分とで選択比が異なる
ようにされた被膜を上記素子領域に対応して形成し、こ
れをマスクとして用いて半導体基板主面上の上記絶縁膜
を選択的に除去して、上記素子領域となる部分の周囲に
分離領域を形成するとともに、上記被膜のうち選択比の
異なる周縁部を除去して残った中心部分をマスクとして
外部ベース領域となる半導体領域を形成してから、その
上にベース引出し用電極となるべき半導体層を形成して
熱処理を施し、上記ベース領域からの不純物のわき上が
りにより上記半導体層に選択比の異なる２つの領域を形
成した後、これをエツチングして上記被膜上の絶縁膜を
露出させ、上記半導体層をマスクにしてその絶縁膜を選
択的に除去する。それから、この絶縁膜に形成された開
口部より半導体基板主面上に不純物を導入して真性ベー
ス領域となる半導体領域を形成し、かつその内側にエミ
ッタ領域となる半導体領域を形成することによって、ベ
ース、エミッタ領域が形成される素子領域と、この素子
領域の上に形成されるベース領域およびエミッタ領域を
すべて自己整合的に形成できるようにして、ＳＳＴ構造
のバイポーラトランジスタの素子寸法を減少させるとい
う上記目的を達成する。

また、少なくともベース領域とエミッタ領域が自己整合
的に形成されたＳＳＴ構造のバイポーラトランジスタの
ベース領域の周縁を、素子分離領域の縦方向（深さ方向
）の壁に接触させた構造とすることによって、ベース・
コレクタ間の寄生容量を減らして、トランジスタの性能
を向上させるという上記目的を達成するものである。

［実施例１コ 第１図は、本発明をバイポーラ集積回路に適用した場合
のバイポーラトランジスタの第１の実施例の断面構造を
、また第２図〜第１３図は、それに至るまでの構造を構
造工程順に示したものである。

この実施例では、特に制限されないが、公知のアイソプ
レーナ技術と同一の方法によって、先ずＰ型シリコンか
らなる半導体基板ｌ上に酸化膜を形成してから、この酸
化膜の適当な位置に埋込み拡散用のパターンの穴をあけ
、この酸化膜をマスクとして、ひ素もしくはアンチモン
等のＮ型不純物を熱拡散して部分的にＮ＋埋込層２を形
成する。

そして、上記酸化膜を除去してからチャンネルストッパ
用のＰ＋型拡散層３を形成し、その上に気相成長法によ
りＮ−型エピタキシャル層４を成長させ、その表面に酸
化シリコン膜（ＳｉＯｚ）５と窒化シリコン膜（ＳＩ３
Ｎ４）６を形成して。

第２図の状態となる。

ここまでは、従来のプロセスと略同様である。

しかして、この実施例では、第２図の状態から窒化シリ
コン膜６の上に化学蒸着法により、ポリシリコン層７を
全面的に形成する。それから、特に制限されないが、ポ
リシリコン層７の表面を酸化して酸化シリコン膜８を形
成した後、その上に窒化シリコン膜９をデポジションす
る。

その後、フォトレジストを塗布して、先触剣法により半
導体基板主面のベース、エミッタが形成される素子領域
と、コレクタ引上げ口となる部分に対応する窒化シリコ
ン膜９上にフォトレジスト膜３０ａ、３０ｂを残す。そ
して、このフォトレジスト膜３０ａ、３０ｂをマスクと
して用いて、プラズマ・エツチング等の方法によって、
後述の分離領域が形成されるべき部分に対応する窒化シ
リコン膜９と酸化シリコン膜８およびポリシリコン層７
を選択的に除去する（第３図）（第４図）しかる後、熱
酸化処理を行なう。すると、酸化シリコン膜８の下のポ
リシリコン層７は、その上方が窒化シリコン膜９で覆わ
れているため１周縁から中心に向かって徐々に酸化が進
み、周縁部に酸化領域７ａがまた中心部に非酸化領域７
ｂが形成される。この際、ポリシリコン層７と窒化シリ
コン膜９との間に酸化シリコン膜８が形成されているた
め、この酸化シリコン膜８に沿ってポリシリコン層７の
酸化が進み、比較的奥まで速やかに酸化される。ただし
、上記酸化シリコン膜８は省略してもよい。

また、この酸化処理によって、コレクタ引上げ口となる
部分の上のポリシリコン層７′も周囲から中心に向かっ
て酸化され酸化膜７″に変化する。

このとき、ポリシリコン層７′すなわちコレクタ引上げ
口の幅と、酸化処理の時間を適当に調整しておくことに
よって、ポリシリコン層７′は完全に酸化させることが
できる。

ポリシリコン層７′が完全に酸化された時点で酸化を停
止させると、ポリシリコン層７は周縁から適当な距離の
ところまで酸化が進み、かつポリシリコン層７の中心に
非酸化領域７ｂが残る（第５図）。

そこで次に、プロズマ・エツチング等により。

窒化シリコン膜９を除去してやると、このとき同時に分
離領域が形成される部分の基板上の窒化シリコン膜６も
除去される。それから、酸化シリコン膜のエツチングを
行なうと、ポリシリコン層７の非酸化領域７ｂ上の酸化
シリコン膜８と、周縁の酸化領域７ａおよび分離領域が
形成される部分の基板主面上の酸化シリコン膜５が除去
される。

このとき、コレクタ引上げ口となる部分では、ポリシリ
コン７′が酸化されてできた酸化膜７″とその上の窒化
シリコン膜９″が除去され、窒化シリコン膜６のみが残
り、第６図の状態となる。

第６図の状態の次は、露出された基板主面を少し削って
から悲較的長時間の酸化を行なうと、窒化シリコン膜６
で覆われていない基板の主面が深く酸化されて、分離用
フィールド酸化膜１１が形成される。このとき、同時に
窒化シリコン膜６上に残っていたポリシリコン層７の非
酸化膜領域７ｂも酸化されて酸化膜７ｂ’となる（第７
図）。

そこで１次に、この酸化膜７ｂ’　をマスクとして窒化
シリコン膜６をエツチングにより選択的に除去してから
、フォトレジスト被膜のようなイオン打込みマスクによ
り素子領域部分を覆い、この状態でリンのようなＮ型不
純物をイオン打込みによって導入する。そして、熱処理
を施して不純物を拡散させると、コレクタ引上げ口とな
るＮ型半導体領域１２が形成される。その後、フォトレ
ジストを除去してから酸化シリコン膜のエッチングを行
なうと、窒化シリコン膜６に覆われていない基板主面上
の薄い酸化シリコン膜５と、窒化シリコン膜６上の酸化
膜７ｂ’　が除去されて第８図の状態となる。

このとき、上記半導体基板１を上方から眺めると、第１
４図に示すように、分離用フィールド酸化膜１１内に略
矩形状に素子領域ＩＯが残され。

その中心に１周囲のフィールド酸化膜１１の開口端Ａの
各辺からそれぞれ等しい距離だけ離れるように窒化シリ
コン膜６（および酸化シリコン膜５）の島が残る。

第８図の状態の後は、先ず上記窒化シリコン膜６および
分離用フィールド酸化膜１１をイオン打込みマスクとし
て、例えばボロンのようなＰ型不純物をイオン打込みに
より全面的に導入してから、熱処理を施して活性化させ
る。これにより、上記窒化シリコン膜６周囲の素子領域
１０上に、酸化膜１１と窒化シリコン膜６に自己整合さ
れて外部ベース領域となるリング状のＰ型半導体領域１
３ａが形成される。つまり、この外部ベース領域１３ａ
は、分離用フィールド酸化膜１１の開口部Ａ従って素子
領域１０に対し、自己整合的に形成される。

上記の場合、フォトレジスト被膜によりコレクタ引上げ
口（１２）の部分を覆っておいて、ボロンのイオン打込
みを行なってもよいが、予めコレクタ引上げ口（１２）
の部分に高濃度にＮ型不純物（リン）を導入させておく
ことにより、全面的なボロンの打込みを行なってもコレ
クタ引上げ口（１２）の部分では、これを充分に相殺さ
せＮ型半導体領域として残るようにすることができる。

外部ベース領域１３ａを形成した後、化学蒸着法により
全面的に不純物を含まないポリシリコン層１４をデポジ
ションさせる。それから、イオン打込みマスクとなるフ
ォトレジスト被膜１５を塗布した後、先触剣法で上記外
部ベース領域（１３ａ）の一部から外側の分離用フィー
ルド酸化膜１１上にかけてのフォトレジスト被膜１５に
窓１５ａ（精度はあまり高くなくてもよい）を形成する
（第９図）。

次に、このフォトレジスト被膜１５をマスクとしてイオ
ン打込みを行なって、ボロン（ＢあるいはＢＦ２イオン
）を上記ポリシリコン層１４に導入させる。そして、熱
処理を行なうと、第１０図に示すように、外部ベース領
域たるＰ型半導体領域１３ａからポリシリコンＪＷ１４
ヘボロンがわき上がり、ポリシリコン層１４には、ボロ
ンを含むドープ領域１４ａとボロンを含まないノンドー
プ領域１４ｂが生じる。

このとき、熱処理時間を適当に制御することにより、第
１０図に実線Ｂで示すように、窒化シリコン膜６の端部
を基準にして、そこから一定距離までボロンを拡散させ
ることができる。

この実施例では、Ｐ型半導体領域１３ａからポリシリコ
ン層１４ヘボロンを拡散させるため上記のごとく必ず熱
処理を行なうので、前記ベース領域形成のための最初の
ボロン打込み直後の活性化のための熱処理工程は省略す
るようにしてもよい。

第１０図の状態の後は、先ずイオン打込みマスクとなっ
たフォトレジスト１５を除去してから、ヒドラジン（Ｎ
　Ｈ２Ｎ　Ｈ２）のようなエツチング液を用いて上記ポ
リシリコン層１４に対しエツチングを施す。すると、ヒ
ドラジンはボロンを含むポリシリコンに比べ、ボロンを
含まないポリシリコンを２０〜１００倍の速度でエツチ
ングすることができる。そのため、素子領域１０上の窒
化シリコン膜６および酸化シリコン膜５の端部から一定
距離だけ離れた位置より内側のノンドープ領域１４ｂの
ポリシリコンが除去されて開口部１６が形成される。ま
た、上記ポリシリコン［１４のドープ領域１４ａの外側
のポリシリコンも除去され、外部ベース領域（１３ａ）
の一部から外側の分離用フィールド酸化膜１１上にかけ
て、ボロンを含むベース引出し用のポリシリコンｍ１Ｊ
ｉ！（ｔ４ａ）がそれぞれ形成される（第１１図）。

第１１図の状態の後は、先ず熱酸化によってポリシリコ
ン電極１４ａの表面を酸化させて酸化膜１７を形成した
後、これをマスクとして開口部１６の内側の基板主面上
の窒化暎６と酸化膜５をエツチングにより除去する（第
１２図）。

その後、再びポリシリコン層１８を全面的にデポジショ
ンしてから、このポリシリコンｍ１８に先ずＰ型不純物
を打ち込んで熱処理を行なって半導体基板の主面に拡散
させる。これによって、上記外部ベース領域（１３ａ）
と連続した真性ベース領域となるＰ型半導体領域Ｌ３ｂ
が形成される。

それから、上記ポリシリコン層１８に対し、ひ素のよう
なＮ型不純物を打ち込んでから熱処理を行なって拡散さ
せる。すると、真性ベース領域（１３ｂ）の上にエミッ
タ領域となるＮ型半導体領域１９が形成され、第１３図
の状態となる。

上記の場合、開口部１６の端部は外部ベース領域たる半
４体領域１３ａからの拡散距離すなわち不純物の拡散速
度によって決まるとともに、この開口部１６を基準にし
て真性ベース領域（１３ｂ）およびエミッタ領域（１９
）の拡散が行なわれる。

そのため、エミッタ領域（１９）と外部ベース領域（１
３ａ）は、窒化シリコン膜６に自己整合されて形成され
る。また、ベース開口部と、窒化シリコン膜６および酸
化シリコン膜５への開口部１６との間隔はプロセスの最
小加工寸法以下に精度良く設定してやることができ、か
つこれによって開口部１６内のポリシリコン層１８から
の拡散によって真性ベース領域（］、３ｂ）を形成した
とき、真性ベース領域（１３ｂ）と外部ベース領域（１
３ａ）とを確実に接合させることができる。しかも、真
性ベース領域（１３ｂ）およびエミッタ領域（１９）は
、開口部１６内のポリシリコン層１８からの拡散によっ
て形成されるため、占有面積が小さくかつ浅く形成され
る。そのため、ｌ−ランジスタのスイッチング速度が速
くされる。

上記真性ベース領域（１３ｂ）は、ポリシリコン層１８
からの拡散ではなく、ポリシリコン層１８の形成前にイ
オン打込みで形成するようにしてもよい。

第１３図の状態の後は、選択エツチング技術により、ポ
リシリコン層１８の不用な部分を除去してエミッタ用ポ
リシリコン電極１８ａを形成した後、その上にＰＳＧ膜
（リン・ケイ酸ガラス膜）のような層間絶縁膜２０をＣ
ＶＤ法により全面的に形成してから、ベース、エミッタ
およびコレクタの各コンタクトホール２１ａ〜２１ｃを
形成する。それから１Ｍ間絶縁膜２０の上にアルミニウ
ムを蒸着させた後、選択エツチングを行なってアルミ電
極２２ａ〜２２ｃを形成して第１図の状態とされる。そ
の後、アルミ電極２２ａ〜２２ｃの上に、ファイナルパ
ッシベーション膜が形成されて完成状態とされる。

上記実施例によれば、半導体基板１の主面の絶縁膜上に
矩形状に残された窒化シリコン膜６と酸化シリコン膜５
からなる被膜を耐酸化マスクとして分離用フィールド酸
化膜１１従って素子領域１０が形成される。また、上記
被膜（５，６）が一定量だけ縮小されたものに自己整合
されて外部ベース領域（１３ａ）　　が形成される。さ
らに、上記縮小された被膜（５，６）の端部を基準にし
てそれよりもひと回り小さな開口部１６が形成され、こ
の開口部１６従って被膜（５，６）の端部に自己整合さ
れて、真性ベース領域（１３ｂ）　　とエミッタ領域（
１９）が形成される。

そのため２分離用フィールド酸化膜１１で囲まれた素子
領域１０と、この上に形成されたベース領域（１３ａ、
１３ｂ）と、エミッタ領域（１９）が、互いに自己整合
的に形成される。

つまり、これを上方から平面的に眺めると、第１４図に
鎖線Ｃで示すように、分離用フィールド酸化膜１１によ
って囲まれて略矩形状なす外部ベース領域（１３ａ）が
形成され、その内側に外部ベース領域（１３ａ）とフィ
ールド酸化膜１１との境界Ａの各辺から略等距離だけ離
れるようにエミッタ領域（１９）が形成される。

これによって、これらの各領域１０．１３ａ。

１９を形成するためのマスクが、従来は二枚以上必要で
あったものが基準となる矩形状の被膜（５゜６）を形成
するマスク一枚で済むようになる。その結果、マスクの
合せ余裕をとる必要がなくなって、その分トランジスタ
の素子寸法を小さくすることができ、トランジスタの動
作速度が速くなる。

また、上記実施例によれば、外部ベース領域たるＰ型半
導体領域１３ａの周囲が、直接分順用フイールド酸化膜
１１の縦方向（深さ方向）の壁に接触した構造となる。

そのため、ベース領域たるＰ型半導体領域１３ａ、１３
ｂと、それが形成されるＮ型半導体領域４との接触面積
が、第１８図に示す従来のＳＳＴ構造のトランジスタに
比べて小さくなる。その結果、ベース・コレクタ間の接
合容量に起因する寄生容量が減少され、トランジスタの
動作速度およびｆＴ（ゲインが１になるときの周波数）
が向上される。

なお、上記実施例では、コレクタ引上げ口（１２）を形
成した第８図に示す状態から、イオン打込みにより外部
ベース領域（１３ａ）を形成した後、ポリシリコン層１
４を全面的に形成し、それからフォトレジスト被膜１５
をマスクとして、ベース引出し用電極となる部分のポリ
シリコン層１４に対してボロンのイオン打込みを行なっ
て熱処理を施し、しかる後ヒドラジン・エツチングを行
なってベース引出し用電極１４ａを形成しているが、こ
の工程は次のようにすることもできる。

すなわち、第８図の状態から窒化シリコン膜６とフィー
ルド酸化膜１１をイオン打込みマスクとしてＢＦ２イオ
ンのイオン打込みを行なって外部ベース領域となるＰ型
半導体領域１３ａを形成する。

それから、ＣＶＤ法により、Ｐ型不純物が１ヘ−プされ
たポリシリコン（多結晶シリコン）を全面的に形成し１
次に選択エツチングにより不用な部分のポリシリコンを
除去して、第１６１Ｌ：示すように上記フィールド酸化
膜１１の端から外側に延びるようなベース引出し用ポリ
シリコン電極１４ａ′　を形成する。しかる後、不純物
のドープされていないポリシリコン１４ｂ’　　を全面
的にデポジションする（第１６図）。

それから、熱処理を施すことによって外部ベース領域１
３ａ内の不純物（ボロン）を、その上のノンドープ・ポ
リシリコンＷ１４ｂ’　内にわき上がらせる。このとき
、熱処理時間を適当に設定することにより、第１６図に
破線Ｂ′で示すように、窒化シリコン膜６の内側へ向か
ってポリシリコン層ＦＡ１４ａ’　から拡散して来る不
純物の先端よすも外部ベース領域１３ａから拡散して来
る不純物の先端が先行している時点で熱処理を中止する
。

これによって、窒化シリコン膜６の内側の端を基準にし
て、そこから一定距雅までボロンを拡散させることがで
きる。

この状態で、ヒドラジン・エツチング液を用いて上記ポ
リシリコン層１４ｂ′　に対しエツチングを施す。する
と、不純物を含む部分と含まない部分のエツチング速度
の差により一第１７図を示すごとく、分層用フィールド
酸化膜１１上に延びる二層構造のベース引出し用電極（
Ｌ４ａ’）と、その内側の開口部１６が形成されて、前
記実施例の第１１図と同じ状態となる。

従って、この実施例によっても、第１の実施例と全く同
じ構造のトランジスタを得ることができる。ただし、こ
の実施例では、ポリシリコン層１４ａ’と１４ｂ′を２
回に分けてデポジションさせているので、第１の実施例
の方が、プロセスが簡単であるという利点がある。

［実施例２］ 次に、本発明を適用して、マルチエミッタ構造のトラン
ジスタを形成する場合のプロセスの一実施例を説明する
。

マルチエミッタ構造のトランジスタを形成する場合、前
記実施例のプロセスによると、ベース領域（１３ａ＞お
よびエミッタ領域（１９）形成のマスクとなる窒化シリ
コン膜６と酸化シリコン膜５からなる矩形状の被膜をエ
ミッタの数だけ、一つの索子領域１０上に残すようにし
てやらなければならない。

しかして、前記プロセスによると、ベース、エミッタを
形成する前に、同じ被膜（５，６）を用いて素子領域１
０を形成している。

従って、共通の素子領域１ｏ上に２以上のエミッタ領域
を形成するには、素子ＦＡ域１０を形成する際に耐酸化
マスクとなる被膜（５，６）は連続しており、外部ベー
ス領域１３ａとエミッタ領域１９を形成する際に被膜（
５，６）は２つに分割されていなければならないという
条件が必要となる。

そこで、このような条件を成立させるため、例えば、２
つのエミッタを持つトランジスタを形成する場合には、
分離用フィールド酸化膜１１の形成の耐酸化マスクとな
る窒化シリコン膜６と酸化シリコン瞑５からなる被膜を
形成するためのマスクとなる被膜（ポリシリコン層７と
酸化シリコン膜８と窒化シリコン膜９の３層構造）が形
成された状態を示す第４図の時点で、その被膜（７，８
゜９）が第１５図に示すごとく、中央部がくびれた略１
ｍ形の平面形状として残るようにマスクを形成してエツ
チングを行なってやる。

この状態で酸化を行なうと、ポリシリコン層７はその周
囲全体から内側に向かって同じ速度で酸化が進むので、
中央のくびれだ部分が両側からの酸化の進行で完全に酸
化された時点で一酸化を停止させると、そのときポリシ
リコン層７には、同図に破線Ｅで示すように、２つの非
酸化領域７ｂが残る。これが、その後の工程で、ベース
、エミッタ形成用の被膜（５，６）を形成するマスクパ
ターンとなる。同図において、各矢印は酸化進行方向を
示す。

従って、上記方法により、２つのエミッタを有するトラ
ンジスタを形成することができる。３つ以上のエミッタ
を有するトランジスタを形成する場合には、同様にして
、フィールド酸化膜１１形成の耐酸化マスクとなる被膜
（５，６）を形成するための被膜（７，８，９）が、２
つ以上のくびれ部分を有する形状として残るようにして
やればよい。

ただし、上記ｉｍ形の被膜を構成するポリシリコン層７
の周囲からの酸化距離をＱとすると、中央のくびれた部
分の幅りは、Ｌ＜２１２の条件を満足する必要がある。

なお１本発明に係るバイポーラトランジスタの製法およ
び構造は、前記実施例で説明したものに限定されるもの
でなく、種々の変形例が考えられる。例えば、前記実施
例では、分に用フィールド酸化［１１を形成するための
耐酸化マスクとなる被膜と、それよりもひと回り小さな
ベース、エミッタ形成用マスクパターンを形成するため
の被膜を得るため、ポリシリコン層７をその周囲から内
側に向かって酸化させて選択比の異なる領域を有する被
膜を形成している。しかし、そのような被膜を形成する
物質はポリシリコンに限定されるものでなく、同じよう
に酸化処理のような簡単な処理で選択比の異なる領域が
得られる他の材料からなる被膜を用いてもよい。あるい
は、ウェットエツチングによるサイドエツチング作用を
利用して二重構造の被膜を形成し、外側の被膜をマスク
として例えば方向性ドライエツチング等で、基板主面の
素子領域１０となる部分の絶縁膜（窒化シリコン膜６）
を除去してからその被膜を除去し、それから内側のひと
回り小さな被膜を使用してベース、エミッタ形成用マス
クパターンを形成するようにしてもよい。

ただし、ポリシリコンの酸化を利用した前記実施例の方
が制御性がよいという利点がある。

［効果コ （１）半導体基板主面のベース領域およびエミッタ領域
が形成される素子領域となる部分の表面上に、絶縁膜を
介して周縁部とその内側の部分とで選択比が異なるよう
にされた被膜を上記素子領域の対応して形成し、これを
マスクとして用いて基板主面上の上記絶縁膜を選択的に
除去して、上記素子領域となる部分の周囲に分離領域を
形成するとともに、上記被膜のうち選択比の異なる周縁
部を除去して残った中心部分をマスクとして外部ベース
領域となる半導体領域を形成してから、その上にベース
引出し用電極となるべき半導体層を形成して熱処理を施
し、上記ベース領域からの不純物のわき上がりにより上
記半導体層に選択比の異なる２つの領域を形成した後、
これを、エツチングして上記被膜上の絶縁膜を露出させ
、上記半導体層をマスクにしてその絶縁膜を選択的に除
去してそれから、この絶縁膜に形成された開口部より半
導体基板主面上に不純物を導入して真性ベース領域とな
る半導体領域を形成し、かつその上にエミッタ領域とな
る半導体領域を形成するようにしたので、ベース、エミ
ッタ領域が形成される素子領域と、この素子領域の上に
形成されるベース領域およびエミッタ領域をすべて自己
整合的に形成でき、これらの領域を形成するマスクの合
せ余裕が不要になるという作用により、ＳＳＴ構造のバ
イポーラトランジスタの素子寸法が減少され、バイポー
ラ集積回路の集積度が向上されるとともに、トランジス
タの動作速度も速くなるという効果がある。

（２）エミッタ領域の各辺が、素子領域と周囲の分離領
域との境界から略等距離を保つような構造としたので、
素子領域の大きさを必要最小限にすることができるとと
もに、各素子のバラツキが小さくなるという作用により
、バイポーラトランジスタの性能が向上されるという効
果がある。

（３）少なくともベース領域とエミッタ領域が自己整合
的に形成されたＳＳＴ構造のバイポーラトランジスタの
ベース領域の周縁を、素子分離領域の縦方向（深さ方向
）の壁に接触させた構造としたのでベース・コレクタ間
の接合面積が減り、これによってベース・コレクタ間の
寄生容量が減少するという作用により、トランジスタの
性能が向上されるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
ポリシリコンがらの拡散によってエミッタ領域と真性ベ
ース領域が形成されているが、これらはイオン打込みに
よって形成することも可能である。また、そのようにし
た場合、エミッタ用ポリシリコン電極を省略するように
してもよい。

さらに、上記実施例ではアイソプレーナ技術によるフィ
ールド酸化膜によって素子間の分離が行なわれているが
、ロコス（ＬＯＧＯ３）あるいは基板主面に溝を掘って
誘電体で埋めてなる溝掘り分離領域等で分離されるよう
にされたものであってもよい。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラ集積回路
におけるＳＳＴ構造のバイポーラトランジスタの形成技
術に適用したものについて説明したが、それに限定され
るものでなく、他の構造のバイポーラトランジスタやＭ
ＯＳ集積回路におけるバイポーラトランジスタの形成技
術などにも利用できる。

【図面の簡単な説明】

第１図は、本発明に係るバイポーラトランジスタの第１
の実施例を示す断面図、 第２図〜第１３図は、上記構造に敗るまでの構造を製造
工程順に示した断面図。 第１４図は、第８図の状態を上方から見た平面図、 第１５図は、マルチエミッタ構造のトランジスタを形成
する場合に基板主面の絶縁膜上に残す被膜の形状の一例
を示す平面図、 第１６図および第１７図は１本発明に係るバイポーラト
ランジスタの製造方法の変形例を製造工程順に示した断
面図、 第１８図は、従来の半導体集積回路装置におけるＳＳＴ
構造のバイポーラトランジスタの構成例を示す断面図で
ある。 １・・・・半導体基板、２・・・・Ｎ十埋込層、３・・
・・チャンネルストッパ層、４・・・・Ｎ−型エピタキ
シャル層、５・・・・酸化シリコン膜、６・・・・窒化
シリコン膜、７・・・・ポリシリコン層、８・・・・酸
化シリコン膜、９・・・・窒化シリコン膜、１０・・・
・素子領域、１１・・・・分離用フィールド酸化膜。 １２・・・・コレクタ引出し口＋　　１３ａ・・・・外
部ベース領域、１３ｂ・・・・真性ベース領域、１４・
・・°ポリシリコン層、１４ａ′・・・・ベース引出し
用ポリシリコン電極、１６・・・・開口部、１７・・・
・酸化膜、１８・・・・エミッタ用ポリシリコン電極、
１９・・・・エミッタ領域、２０・・・・層間絶縁膜、
２１ａ〜２１　ｃ゛・・・・コンタクトホール、２２ａ
〜２２ｃ・・・・アルミ電極。 第　　９　　図 第　　１０　図 、ｊ　　　　　／、ｊ工　　　弓【　　　２　　　　ン
　　／ゲａ、　　　　／２第　　１１　図 第１２図 第　　１６　図 第１７図 第　　１８　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主面に周囲を分離領域で分離された第
   １導電型の素子領域が形成され、この素子領域には、そ
   の導電型と異なる第２の導電型のベース領域たる半導体
   領域と、この半導体領域の内側に第１導電型のエミッタ
   領域たる半導体領域を有する半導体装置において、上記
   エミッタ領域は、その各辺が上記素子領域とその周囲の
   分離領域との境界から略等距離を保つように形成されて
   なることを特徴とする半導体装置。 ２、上記ベース領域たる半導体領域は、上記エミッタ領
   域たる半導体領域の周囲の上記素子領域上に形成された
   外部ベース領域と、エミッタ領域下に上記外部ベース領
   域と異なる不純物濃度をもって形成された真性ベース領
   域とからなることを特徴とする特許請求の範囲第１項記
   載の半導体装置。 ３、上記ベース領域たる半導体領域に接触されるベース
   引出し用電極は、上記ベース領域の一部からその外側の
   分離領域上にかけて形成されていることを特徴とする特
   許請求の範囲第１項もしくは第２項記載の半導体装置。 ４、半導体基板の主面に周囲を分離領域で分離された第
   １導電型の素子領域が形成され、この素子領域には、そ
   の導電型と異なる第２の導電型のベース領域たる半導体
   領域と、この半導体領域の内側に第１導電型のエミッタ
   領域たる半導体領域を有する半導体装置において、上記
   ベース領域たる半導体領域は、上記エミッタ領域たる半
   導体領域の周囲の上記素子領域上に形成された外部ベー
   ス領域と、エミッタ領域下に上記外部ベース領域と異な
   る不純物濃度をもって形成された真性ベース領域とから
   なり、上記外部ベース領域たる半導体領域の周縁は、上
   記分離領域に直接接触するように形成されてなることを
   特徴とする半導体装置。 ５、上記ベース領域たる半導体領域に接触されるベース
   引出し用電極は、上記ベース領域の一部からその外側の
   分離領域上にかけて形成されていることを特徴とする特
   許請求の範囲第４項記載の半導体装置。 ６、上記分離領域は、ベース領域たる上記第２導電型の
   半導体領域よりも深く形成された絶縁層からなり、上記
   外部ベース領域たる半導体領域の周縁は、その絶縁層の
   縦方向の壁に接触するように形成されてなることを特徴
   とする特許請求の範囲第４項もしくは第５項記載の半導
   体装置。 ７、半導体基板主面のベース領域およびエミッタ領域が
   形成される素子領域となる部分の表面上に、絶縁膜を介
   して互いに大きさの異なる２つの領域からなる二重構造
   の被膜を形成し、この第１状態の被膜をマスクとして用
   いて基板主面上の上記絶縁膜を選択的に除去してから、
   上記素子領域となる部分の周囲に分離領域を形成すると
   ともに、上記被膜を第１状態よりもひと回り小さな第２
   状態に変更し、この第２状態の被膜をマスクとして用い
   て外部ベース領域となる半導体領域を形成した後、その
   上にベース引出し用電極となるべき半導体層を形成して
   熱処理を施し、上記ベース領域からの不純物のわき上が
   りにより、上記半導体層に選択比の異なる２つの領域を
   形成し、しかる後、これをエッチングして上記被膜上の
   絶縁膜を露出させ、上記半導体層をマスクにしてその絶
   縁膜を選択的に除去し、それからこの絶縁膜に形成され
   た開口部より半導体基板主面上に不純物を導入して真性
   ベース領域となる半導体領域を形成し、かつその内側に
   エミッタ領域となる半導体領域を形成するようにしたこ
   とを特徴とする半導体装置の製造方法。 ８、上記被膜は、少なくとも半導体層とその上に形成さ
   れた酸化防止用被膜とからなり、上記半導体層を所定の
   形状に形成した後、その周囲から内側に向かって酸化さ
   せて行くことにより、選択比の異なる２つの領域からな
   る二重製造を得るようにされてなることを特徴とする特
   許請求の範囲第７項記載の半導体装置の製造方法。